八位十进制数字频率计基于eda课程设计.doc

目 录 目 录 0 1、EDA技术发展及介绍 2 1.1 EDA技术的介绍 2 1.2 EDA技术的发展 2 1.3 EDA技术的发展趋势 3 2、总体方案设计 4 2.1设计内容 4 2.2设计方案比较 4 2.3方案论证 5 2.4方案选择 5 3、单元模块设计 6 3.1分频模块 6 3.1.1分频模块波形仿真图 6 3.1.2分频模逻辑综合图 6 3.1.3分频模块verilog源代码 7 3.2计数模块 8 3.2.1计数模块功能仿真波形 8 3.2.2计数模块逻辑综合图 9 3.2.3计数模块verilog源代码 9 3.3锁存模块 10 3.3.1锁存模块功能仿真波形 10 3.3.2锁存模块逻辑综合图 11 3.3.1锁存模块verilog源代码 11 3.4七段译码模块 12 3.4.1七段一码模块功能仿真波形 12 3.4.2七段译码模块逻辑综合图 13 3.4.3七段一码模块代码源程序 13 3.5数码管显示模块 14 3.5.1数码管显示模块功能仿真波形图 15 3.5.2数码管显示模块综合图 15 3.5.3数码管显示模块源代码 16 4、软件实现 17 4.1软件实现方法 17 4.1.1 软件实现步骤框图 17 4.2软件设计 18 4.2.1 顶层模块程序如下: 18 4.2.2 顶层模块结构图 19 5、系统仿真及调 20 5.1顶层模块仿真及调试 20 6、总结 21 6.1设计小结 21 6.2设计收获 21 6.3设计改进 22 6.4 致谢 22 7 、参考文献 22 1、EDA技术发展及介绍 1.1 EDA技术的介绍 EDA是Electronic Design Automation缩写电子设计自动化EDA技术是以计算机为，EDA技术的发展CAE阶段与CAD相比，又增加了电路功能设计和结构设计工程设计原理图输入逻辑仿真电路分析自动布局布线PCB后分析。EDA阶段 1.3 EDA技术的发展趋势 随着人们对设备功能和成本要求的越来越苛刻，EDA技术也在不断改进，就目前而言，EDA技术有以下三个大的发展趋势。 高性能的EDA工具将得到进一步发展 随着市场的需求增长，超大规模集成技术不断提高，超深亚微米（VDSM）工艺已经走向成熟；IC生产线的投资更为巨大，可编程逻辑器件开始进入传统的ASIC市场；电子系统成本降低，系统体积减小，设计效率提高，EDA工具盒IP核广泛应用；自动化和智能化程度不断提高，计算机硬件平台性能的不断提高为SoC设计提供了物质基础。 EDA技术将促使ASIC和FPGA逐步走向融合 随着系统开发对EDA技术的目标器件各种性能指标要求的提高，ASIC和FPGA将更大程度地相互融合。这是因为虽然标准逻辑ASIC芯片尺寸小、功能强、耗电省，胆设计复杂，并且有批量生产要求；可编程逻辑器件的开发费用低廉，能现场编程，胆体积大、功耗大。因此，FPGA和ASIC正在走到一起，两者之间正在诞生一种“杂交”产品，互相融合，取长补短，以满足成本和上市速度的要求。例如，将可编程逻辑器件嵌入到标准单元。 （3）EDA技术的应用领域将越来越广泛 从目前的EDA技术来看，其特点就是使用普及、应用广泛、工具多样、软件功能强大。在ASIC和PLD器件方面，向高速度、高密度、低功耗、低电压方向发展。EDA技术发展迅速，可以用日新月异来描述。EDA技术的广泛应用，现已涉及各行各业。EDA水平不断提高，设计工具不断趋于完善。 然而，目前对更低成本、更低功耗的无止境追求和越来越短的产品上市压力为当代EDA工具和设计方法带来了不少新的挑战与机会例如如何在工艺上防止模拟电路与数字电路之间的干扰；现有的大部份EDA工具最多只能处理百万门级设计规模，随着IC设计向千万门级以上规模发展，现有EDA工具和方法必须进行升级。 2、总体方案设计 2.1设计内容 要求设计一个八位十进制频率计，该频率计的测频范围为0Z，测频的原理采用直接测频法，利用计数器在单位时间（通常是1s）内对被测得脉冲进行计数，计数的结果就是被测脉冲的频率，直接测频法的好处是可以通过改变门控信号的周期，从而提高测量的精度和频率的测量范围。计数的结果通过锁存器来锁存并通过译码电路译码，然后用七段数码管对被测频率值进行动态显示。 2.2设计方案比较 方案一：基于单片机实现八位十进制频率计字功能 利用AT89C51的内部定时计数器来对外部输入信号进行计数，从而达到测频的目的，这种方案，结构简单容易掌握，各部分电路实现起来都非常容易。其原理框图如图2-1所示： 图2-1单片原理实现框图 方案二：基于CPLD技术实现八位十进制频率计 通过Verilog HDL硬件描述语言编写代码的方式来