第三章组合逻辑电路的分析与设计.doc

第三章 组合逻辑电路的分析与设计 3.1用真值表法证明下列恒等式： (1) (2) (AB)C=A(BC) 3.2用代数法化简下列各式： (1) (2) (3) (4) (5) (6) (7)(AB)C+ABC+C (8)(CD)+BD+AC+AD (9) 3.3下列逻辑式中，变量A、B、C取哪些值时，L的值为1。 (1) (2) (3) 3.4求下列函数的反函数并化成最简“与-或”形式。 (1) (2) (3) (4) 3.5将下列各函数式化成最小项表达式。 (1) (2) (3) 3.6用卡诺图化简下列各式： (1) (2) (3) (4) (5)L(A,B,C,D)=(3,4,5,6,9,10,12,13,14,15) (6)L(A,B,C,D)=(0,2,5,7,8,10,13,15) (7)L(A,B,C,D)=(1,4,6,9,13)+(0,3,5,7,11,15) (8)L(A,B,C,D)=(2,4,6,7,12,15)+(0,1,3,8,9,11) 3.7用与非门实现下列逻辑函数，画出逻辑图。 1） 2） 3） 3.11用三个异或门和三个与门实现下列逻辑关系： 3.12用一片74LS00（四2输入端与非门）实现异或逻辑关系Y=AB，画出逻辑图。 3.13按下列要求实现逻辑关系L（A，B，C，D）=(1,3,4,7,13,14,15),分别画出逻辑图。 1）用与非门实现。 2）用或非门实现。 3）用与或非门实现。 3.14试用与非门设计一个组合逻辑电路，它接收四位二进制数B3、B2、B1、B0，仅当2B3B2B1B07时，输出Y才为1。 3.15试用与非门设计一个组合电路，它接收一位8421BCD码B3、B2、B1、B0，仅当2B3B2B1B07时，输出Y才为1。 3.16设计一个将8421BCD码变成余3码的组合逻辑电路。 3.17设计一个将四位格雷码变成四位二进制码的组合逻辑电路。 3.18试用2输入与非门和反相器设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为1，否则输出为0。 3.19试设计一个4输入、4输出逻辑电路。当控制信号C=0，输出状态与输入状态相反；C=1时，输出状态与输入状态相同。 3.20某实验室用两个灯显示三台设备的故障情况，当一台设备有故障时黄灯亮；当两台设备同时有故障时红灯亮；当三台设备同时有故障时黄、红两灯都亮。设计该逻辑电路。 3.21试判断下列表达式对应的电路是否存在竞争冒险。 1） 2） 3）~W3，其真值表如表所示。 3.23试用与非门设计一个译码器，译出对应ABCD=0011、0111、1111状态的三个信号，其余13个状态为无效状态。 3.24为了使74138译码器的第10脚输出为低电平，请标出各输入端应置的逻辑电平。 3.25试用译码器74138和适当的门电路实现逻辑函数： 3.26试用译码器74138和适当的门电路实现下面多输出逻辑函数： (1) (2) (3) 3.27试用译码器7442和适当的门电路实现下面多输出逻辑函数： (1) L1=(0,2,4,6,7) (2) L2=(1,3,4,5,9) 3.28应用译码器74138设计一个能对32个地址进行译码的译码系统。 3.29应用74138和其他逻辑门设计一地址译码器，要求地址范围是十六进制 00~3F。 使用七段集成显示译码器7448和发光二极管显示器组成一个7位数字的译码显示电路，要求将0099.120显示成99.12，各片的控制端应如何处理？画出外部接线图。 试用4选1数据选择器分别实现下列逻辑函数： 1）L1=F（A，B）=（0，1，3） 2）L2=F（A，B，C）=（0，1，5，7） 3）L3=AB+BC 4） 试用8选1数据选择器74151和分别实现下列逻辑函数： 1）L1=F（A，B，C）=（0，1，4，5，7） 2）L2=F（A，B，C，D）=（0，3，5，8，13，15） 试用8选1数据选择器74151和门电路设计一个四位二进制奇偶校验码。要求当输入的四位二进制码中有奇数个1时，输出为1，否则为0。 试用2片8选1数据选择器74151扩展成16选1数据选择器，在4位地址输入选通下，产生一序列信号0100101110011011。由译码器74138和8选1数据选择器74151组成如图题所示的逻辑电路。X2X1X0及Z2Z1Z0为两个三位二进制数。试分析电路的逻辑功能。 试设计一个8位相同值比较器，当两数相等时，输出L=1，否则L=0。 试画出用三片四位数值比较器7485组成10位数值比较器的接线图。 试分别用下列方法设计全加器： 1）用与非门； 2）用两个半加器和一个或门； 3）用译码器74138和与非门； 4）用8选1数据选择器74151。 用4位加法器74283实现