十进制可逆计数器LS引脚图管脚及功能表.doc

十进制可逆计数器74LS192引脚图管脚及功能表 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示： ? ? 图5-4? 74LS192的引脚排列及逻辑符号 ?????????????? （a）引脚排列?????????????????????? (b) 逻辑符号 图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，????????? 为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。 其功能表如下： ?表5-2? 74LS192的功能表 74ls161引脚图与管脚功能表资料 74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，： 74ls161引脚图 管脚图介绍： 时钟CP和四个数据输入端P0~P3 清零/MR 使能CEP，CET 置数PE 数据输出端Q0~Q3 以及进位输出TC. (TC=Q0?Q1?Q2?Q3?CET) 输 入 输 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 1 ↑ 0 Ф Ф d c b a d c b a 1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 1 1 Ф Ф Ф Ф 状态码加1 74LS161功能表 从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0?Q1?Q2?Q3?CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。 请问用74LS10 74LS224 74LS161 74LS00 74LS74 74LS04设计一个5分59秒的数字秒表电路各需以上芯片多少片？ 2011-12-17 23:08 提问者： 云心定 | 浏览次数：166次 设计的电路是怎样的？ 我来帮他解答 2011-12-18 00:07 满意回答 74LS10 三3输入与门 74LS224 不详 74LS161 4位二进制同步计数器 74LS00 四2输入法与非门 74LS74 双上升沿D触发器 74LS04 六反相器 如果确定只能使用以上器件，其电路会很复杂，没有人会愿意帮你。 6分钟的数字秒表，分1位，秒两位，秒小数点后两位共计五位数字，要求七段数码显示器、十进行制器数器各五套，0.01秒信号发生器，抗抖动触发器。 追问 那你可以画个用门电路实现的逻辑电路图给我吗？画好后，我自己找芯片组合起来，因为我手头就是这些芯片了，我希望能利用的就就地取材了。 回答 经查，74LS224是“具有三态输出的 16 x 4 同步 FIFO 存储器”。 要实现五位时间计数器，这里提供参考方案： 1、0.01秒时钟信号，使用1MHz晶振，经过10000分频得到，可选择74LS00或74LS04构成振荡电路， 分频电路可选用CD4518双十进制同步计数器，两片CD4518级连可得到10000分频。 2、计数器，可选用CD40110十进制加减计数器/七段译码器，需要五片，其中一片经过外围电路处理成为六进制。也可以使用两片CD4518作十进制计数器，一片74LS161作六进制计数器，五片CD4543作译码器，多了三片IC，电路更复杂。 3、启动/停止/暂停功能，使用74LS74和74LS00构成。 以上方案如果认为可以的话，可以免费给你提供详细参考资料。如果只使用已有的器件，想要构成这么复杂的电路，并非不可能做到，但是做这个事需要时间，其费用愿意负担吗？出了钱做这样的事其实也没有什么实用价值，你确定要做吗？ 需要说明的一点，专业设计这种电路，应首选单片机，才有实用价值。 追问 好的，那就请发过来吧。1136411510@ 2 | 评论