74ls161引脚图与管脚功能表资料.doc

74ls161引脚图与管脚功能表资料 74ls161引脚图与管脚功能表资料 PAGE 74ls161引脚图与管脚功能表资料 74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，： 74ls161引脚图 管脚图介绍： 时钟CP和四个数据输入端P0~P3 清零/MR 使能CEP，CET 置数PE 数据输出端Q0~Q3 以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET) 输 入 输 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 1 ↑ 0 Ф Ф d c b a d c b a 1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 1 1 Ф Ф Ф Ф 状态码加1 74LS161功能表 从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。 161 的清除端是异步的。当清除端 CLEAR 为低电平时，不管时钟端 CLOCK 状态如何，即可完成清除功能。 161 的预置是同步的。当置入控制器 LOAD 为低电平时，在 CLOCK 上升沿作用下，输出端 QA－QD 与数据输入端 A－D 相一致。对于54/74161，当 CLOCK 由低至高跳变或跳变前，如果计数控制端 ENP、 ENT 为高电平，则 LOAD 应避免由低至高电平的跳变，而 54/74LS161 无此种限制。 161 的计数是同步的，靠 CLOCK 同时加在四个触发器上而实现的。 当 ENP、ENT 均为高电平时，在 CLOCK 上升沿作用下 QA－QD 同时变 化，从而消除了异步计数器中出现的计数尖峰。对于 54/74161，只 有当 CLOCk 为高电平时，ENP、ENT 才允许由高至低电平的跳变，而54/74LS161 的 ENP、ENT 跳变与 CLOCK 无关。 161 有超前进位功能。当计数溢出时，进位输出端（RCO）输出 一个高电平脉冲，其宽度为 QA 的高电平部分。在不外加门电路的情况下，可级联成 N 位同步计数器。对于 54/74LS161，在 CLOCk 出现前，即使 ENP、ENT、CLEAR 发 生变化，电路的功能也不受影响。 管脚图： 引出端符号： PCO 进位输出端 CLOCK 时钟输入端（上升沿有效） CLEAR 异步清除输入端（低电平有效） ENP 计数控制端 ENT 计数控制端 ABCD 并行数据输入端 LOAD 同步并行置入控制端（低电平有效） QA－QD 输出端