ASIC的EDA实现.ppt

1. CAD阶段（20世纪60年代中期～20世纪80年代初期） 第一阶段的特点是一些单独的工具软件， 主要有PCB（Printed Circuit Board）布线设计、电路模拟、逻辑模拟及版图的绘制等，通过计算机的使用，从而将设计人员从大量繁琐重复的计算和绘图工作中解脱出来。 2. CAE阶段（20世纪80年代初期～20世纪90年代初期） 由于采用了统一数据管理技术， 因而能够将各个工具集成为一个CAE（Computer Aided Engineering）系统。 按照设计方法学制定的设计流程， 可以实现从设计输入到版图输出的全程设计自动化。 3. EDA阶段（20世纪90年代以来） 以高级语言描述、系统仿真和综合技术为特征的第三代EDA技术，不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性工作， 将精力集中于创造性的方案与概念的构思上。 (1)采用硬件描述语言HDL（Hardware Description Language）来描述10万门以上的设计，并形成了VHDL（Very High Speed Integrated Circuit HDL）和Verilog HDL两种标准硬件描述语言。 (2) 高层综合（HLS， High Level Synthesis）的理论与方法取得较大进展，将EDA设计层次由RTL级提高到了系统级（又称行为级）。通过综合算法，以具体的工艺背景实现高层目标所规定的优化设计，通过设计综合工具，可将电子系统的高层行为描述转换到低层硬件描述和确定的物理实现，使设计人员无须直接面对低层电路，不必了解具体的逻辑器件，从而把精力集中到系统行为建模和算法设计上。 (3)系统仿真 系统仿真（System Simulation）就是通过建立实际系统模型并利用所见模型对实际系统进行实验研究的过程。 (4)可测性综合设计 随着ASIC的规模与复杂性的增加，测试难度与费用急剧上升，由此产生了将可测性电路结构制作在ASIC芯片上的想法，于是开发了扫描插入、BLST（内建自测试）、边界扫描等可测性设计（DFT）工具，并已集成到EDA系统中。 + 半定制ASIC是一种约束型设计方法，它是在芯片上制作好一些具有通用性的单元元件和元件组的半成品硬件，用户仅需考虑电路逻辑功能和各功能模块之间的合理连接即可。 ASIC的分类 门阵列（Gate array）是按传统阵列和组合阵列在硅片上制成具有标准逻辑门的形式， 它是不封装的半成品， 生产厂家可根据用户要求， 在掩膜中制作出互连的图案（码点）， 最后封装为成品， 再提供给用户。 ASIC的分类 标准单元（Standard Cell）是由IC厂家将预先设置好、 经过测试且具有一定功能的逻辑块作为标准单元存储在数据库中， 包括标准的TTL、 CMOS、 存储器、 微处理器及I/O电路的专用单元阵列。 设计人员在电路设计完成之后， 利用CAD工具在版图一级完成与电路一一对应的最终设计。 ASIC的分类 可编程逻辑器件是ASIC的一个重要分支， 是厂家作为一种通用性器件生产的半定制电路， 用户可通过对器件编程实现所需要的逻辑功能。 1、ABEL-HDL 2、AHDL 4、VHDL 3、Verilog HDL IEEE标准 硬件描述语言与软件编程语言（C、PASCAL等）有本质的区别 硬件描述语言 （HDL，Hardware Description Language） EDA工具面临的问题 1、自顶向下设立流程的“顶”应该在哪里？即，是否能在更高的层次上进行系统设计和行为描述？ 2、如何解决硬件描述语言应用难度大的问题？ 3、如何解决各类算法的高效评估和硬件实现的问题？ 4、如何解决有效设置仿真激励，特别是模拟激励的问题? 5、如何解决软硬件系统功能互补的问题? 6、如何解决软件与硬件设计有效衔接的问题？ 7、基于EDA技术和FPGA的CPU设计与应用存在问题？ 8、如何解决FPGA与ASIC开发和应用矛盾的问题？ 9、如何解决硬件测试的问题？ 原理图/VHDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、ISP方式下载 2、针对SRAM结构的配