FPGA_ASIC一种改进的2DDCT的FPGA实现.pdf

一种改进的 2D-DCT 的FPGA 实现 邓慧萍 1 2 3 ，张正炳 ，贾冬顺 （湖北长江大学电子信息学院 ，荆州 434023 ） 摘 要：DCT 是图像处理和视频压缩中很重要的一部分，在 JPEG 、MPEG 、H.26X 标准中 广泛运用。2D-DCT 的FPGA 实现广泛采用行列分解法，把 8 ×8 的2D-DCT 变换分解为两 个 1D-DCT 来做，其中 1D-DCT 的运算量集中在加法器和乘法器上。本方案将加法器和乘 法器数量减少到最小，节省了硬件资源，其中乘法器采用移位求和的方法实现，并结合流 水线操作，提高运算速度。实验表明只需要一个 1D-DCT 模块就可实现 2D-DCT 变换。 关键词：现场可编程门阵列; 二维离散余弦变换; 视频压缩 中图法分类号: TP202 文献标识码: A A new implementation of 2D-DCT based on FPGA DENG Hui-ping ZHANG Zheng-bing JIA Dong-shun (Electronic Information College of Yangtze University, Jingzhou China ，434023) Abstract: Discrete Cosine Transform(DCT) plays an important role in image and video compression, it has been widely used in JPEG，MPEG ，H.26X. Hardware implementation of 2D-DCT uses row-column decomposition algorithm in this paper ， which is the whole architecture of 8*8 2D-DCT is divided into two 1D-DCT. This proposal requires the least adder and multiplier, also multiplier is replaced by shift-sum, and combined with pipe line to reduce hardware resources and improve process speed. The result indicate that 2D-DCT only need one 1D-DCT module. Key words : FPGA ; 2D-DCT ; Video compression 1、引言 DCT 变换是视频压缩编解码器中很重要的一部分，被广泛应用于各种视频格式的编 码算法中，例如 JPEG,MPEG,H.26x 等。这是因为：一、它能把图像的能量集中到少数的 几个数据上，并打破数据间的相关性；二、它的实现具有快速算法。2D-DCT 的硬件实 现方法主要有两种，直接法和行列分解法。由于直接法需要大量的加法器和乘法器，造 成了资源的大量耗费，而且运算速度不高，所以到目前为止，基于行列变换的 DCT 被应 用得最广泛。 在对 2D-DCT 的快速算法和硬件实现方案综合研究后，提出了一种改进的 2D-DCT 的实现方案，此方案是基于行列分解的，只需要少量的加法器和快速的移位操作就能实 现复杂的 2D-DCT 运算,这对节省硬件资源，从而降低设备的硬件成本并减小硬件体积具 有重要意义。 2、整体实现方案 2D-DCT 变换定义： 2 N -1 N -1 (2i +1)uπ (2 j +1)vπ y (u ,v ) c (u )c (v )∑∑x (i , j )cos cos ; N 2N 2N