数字电子技术基础第4章习题答案.doc

PAGE PAGE 48 思考题： 题4.1.1 按触发方式触发器可分为 、 答：电平触发、主从触发、边沿触发。 题4.1. 答：0 题4.1.3 触发器有 个稳定状态，它可记录 位二进制 答：2、1、8。 题4.1.4 如果由或非门构成的RS锁存器输入信号同时为1，此时输出的原端Q和非端为 。然后改变两输入信号为0，输出原端Q和非端为 答：0、不定（0，1或1，0） 题4.2.1 在图4.2.1（b）中将C1改为C2，当C2有效时，1S、1R和C2 。 答：无关。 题4.2.2 同步RS触发器和RS锁存器主要区别是 。 答：触发信号。 题4.2.3 保证同步D触发器的输出稳定，要求输入有效信号的高电平至少需要 。 答： 4tpd。 题4.2.4 同步触发器的缺点是 。 （A）抗干扰能力差 （B）空翻现象 （C）多次翻转 （D）约束条件 答：A、B、C、D。 题4.2.5 同步D触发器和同步RS触发器相同之处是 ，不同之处是 。 （A）空翻现象，约束条件 （B）同步信号，空翻现象 （C）约束条件，空翻现象 （D）时钟，同步信号 答： A 题4.3. （A）主从RS触发器 （B）由主从RS触发器组成D触发器 （C）主从JK触发器 （D）由主从JK触发器组成D触发器 答：A 题4.3. （A）主从RS触发器 （B）由主从RS触发器组成D触发器 （C）主从JK触发器 （D）由主从JK触发器组成D触发器 答：Ｃ、D 题4.3. （A）主从RS触发器的主触发器工作原理和同步RS触发器相同 （B）主从RS触发器的从触发器工作原理和同步RS触发器相同 （C）输入信号R不稳定 （D）异步复位或置位不考虑时钟的到来就将输出清零或置1 答：A 题4.3.4 主从触发器的时钟在高电平时，将输入信号传递到 从触发器输出 （B）主触发器输出 （C）JK触发器输出 （D）D触发器输出 答：B、A 题4.3.5 主从JK触发器在时钟CP高电平时，输入信号J、K应保持 。在CP变为低电平时，至少保持 （A）1tpd （B）2tpd （C）3tpd （D）4tpd 答：C、D 题4.3.6 T触发器的激励信号 （A） （B） （C） （D） 答：A 题4.3.7 主从触发器输入信号需要时钟 （A）1个周期的低电平（B）1个周期的高电平（C）高电平时（D）低电平时 答：A、B 题4.4. （A）主从RS触发器 （B）维持阻塞RS触发器 （C）主从JK触发器 （D）由主从JK触发器组成D触发器 答：A 题4.4. （A）主从RS触发器 （B）维持阻塞RS触发器 （C）维持阻塞D触发器 （D）传输延迟JK边沿触发器 答：B、C、D 题4.4.3维持阻塞RS触发器利用 , 在时钟CP的边沿传递数据, 传输延迟D触发器利用 , 在时钟 （A）门的延时 （B）维持阻塞线 （C）脉冲的低电平 （D）高电平或低电平 答：B、A 题4.4.4 分析传输延迟JK触发器之后, 发现CP在高电平时, 输出状态 。 不变 （B）为0 （C）为1 （D）改变 答：A、A 题4.4.5在时钟 （A）D （B）JK （C）RS （D）T 答：D 题4.4.6 D触发器的输入信号D在CP的上升沿到来前需要维持 ，CP的上升沿到来后，时钟 （A）1tpd （B）2tpd （C）3tpd （D）4tpd 答：B、C 题4.5.1指出下列哪种电路结构的触发器可以构成移位寄存器，哪些不能构成移位寄存器。如果能够，请在（ ）内画 （A）RS锁存器（ ） （B）同步RS触发器（ ） （C）主从JK触发器（ ） （D）维持阻塞触发器（ ） （E）用CMOS传输门组成的边沿触发器（ ） 答：×、√、√、√、√ 题4.5.2 对于D触发器，如果令，则D触发器可以完成 答：计数 题4.5.3有4个JK触发器的J和K全接高电平，第1个JK触发器的时钟接外加时钟信号，第1个JK的输出Q作为第2个JK触发器的时钟，第2个JK的输出Q端作为第3个JK触发器的时钟，第3个的输出Q端作为第4个JK触发器的时钟，且每个JK触发器时钟为低电平有效，问电路完成什么功能？ 答：加1十六进制计数、减1十六进制计数 题4.5.4 JK触发器在CP脉冲作用下，能完成Qn+1= Q (A) J=K=