数字电子技术基础第5章习题答案.doc

PAGE PAGE 72 思考题： 题5.1.1 输出仅和当前输入有关的电路为 电路，输出仅和原状态有关，和输入无关的电路为 电路，输出不仅和当前输入有关，而且和原状态有关的电路为 电路。 答：组合、摩尔、米莱 题5.1.2 时序逻辑电路分为两类： _____________和_______________。其中_______________有统一的时钟脉冲信号，存储电路里所有_________的状态变化，都在同一个时钟脉冲CP作用下同时发生；而_______________没有统一的时钟脉冲。 答：同步时序电路 异步时序电路 同步时序电路 触发器 异步时序电路 题5.1.3 米莱型时序电路的输出 。 （A）只与当前外输入有关 （B）只与内部状态有关 （C）与外输入和内部状态都有关 答：C 题5.1.4 时序电路在输入有限个CP时钟后，则进入有效循环，称 电路。 （A） 自启动 （B）同步时序 （C）异步时序 （D）摩尔电路 答：A 题5.2.1 同步时序逻辑电路中，所有触发器状态的变化都是在 操作下进行的。异步时序逻辑电路中，各触发器的时钟信号 ，因而触发器状态的变化并不都是 发生的，而是 发生的。 答：同一个时钟信号、有先有后、同时、不同时 题5.2.2 为了把时序电路的逻辑功能直观、形象地显示出来，有时需要把由输出方程、状态方程和控制方程表示的逻辑关系表示成 、 或 的形式。 答：状态转换图、状态转换表、时序波形图 题5.2.3用来表示时序电路状态转换规律的输入、输出关系的有向图称为 ，记数器中有效状态的数目称为记数器的 。 （A） 电路图、分频 （B）波形图、模 （C） 状态转换图、模 （D）摩尔电路、基 答：C 题5.2.4 只要没有输入信号的电路就可以判断是摩尔电路。（ ） 只要有输入信号的电路就可以判断不是摩尔电路。（ ） （A） 对、错 （B）错、对 （C）不确定、对 （D）错、不确定 答：A 题5.3.1 设计时序电路时, 采用格雷码分配相邻状态的目的是 ，时序电路逻辑抽象和组合电路逻辑抽象的主要区别是 。 （A）简洁、自启动 （B）避免竞争与冒险、状态转换 （C）状态转换、自启动 （D）避免竞争与冒险、无区别 答：B 题5.3.2 有A，B，C，D，E，F六个状态，A和C，D和F，E和B，F和C分别等价，则全部最大等价类为 。 （A）[A，C，F][D，F，C][B，E] （B）[A，C，D，F] （C）[B，E] （D）[A，C，D，F][B，E] 答：D 题5.3.3 时序电路的状态转换表如思考题表1所示，设初始状态为S0，输入序列X则输出序列F为 。 思考题表1 状态转换表 X Sn 0 1 S0 S1 S2 S3 S0/1 S1/0 S2/0 S2/0 S1/1 S2/0 S0/0 S0/0 Sn+1/F 答题5.3.4 某时序电路的外输入为X，输出为F，状态Q1Q0排序，其状态转换表如思考题表2所示，则该电路的逻辑功能是 。 思考题表2 状态转换表 现输入 原态 现态 现输出 X Q1 Q0 Q1 Q0 F 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 （A）模3加/减计数器 （B）模4加法计数器 （C）模4减法计数器 （D）模4加/减计数器 答：A 题5.3.5 异步时序电路在 方面优于同步时序电路。同步时序电路在 方面优于异步时序电路。 （A）速度、设计 （B）设计、速度 （C）速度、延时 （D）连接线路、延时 答：B 题5.3.6 用同步设计方法设计一个自然二进制码的24进制计数器比异步设计方法需要的时间 。24进制计数器需要5个触发器，用异步设计最简单的方法是将3个计数状态的触发器串接起来，构成8进制计数器。另两个触发器用 设计方法设计成3进制计数器，再接在8进制计数器的后边。8进制最后一个触发器的输出作为3进制的