EDA课程设计（论文）-十进制计数加法器.doc

燕 山 大 学 课 程 设 计 说 明 书 第 1 页 共 NUMPAGES 17 页 燕山大学 课 程 设 计 说 明 书 题目：十进制加法计数器 学院（系）：电气工程学院 年级专业：08级检测1班 学 号：080103020042 学生姓名： 指导教师： 教师职称：实验师 燕山大学课程设计（论文）任务书 院（系）：电气工程学院 基层教学单位：电子实验中心 学 号 080103020042 学生姓名 专业（班级） 08检测1班 设计题目 十进制加法器 设 计 技 术 参 数 ●在数码管上显示加数、被加数和结果 ●设置加数和被加数，当加数和被加数超过9时均按0处理 设 计 要 求 ●在4个静态数码管显示加数、被加数和结果 ●分别用4个拨码开关设置加数和被加数 工 作 量 ●学会使用Max+PlusII软件和实验箱； ●独立完成电路设计，编程下载、连接电路和调试； ●参加答辩并书写任务书。 工 作 计 划 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计； 学习使用实验箱，继续电路设计； 完成电路设计； 编程下载、连接电路、调试和验收； 答辩并书写任务书。 参 考 资 料 《数字电子技术基础》.阎石主编.高等教育出版社. 《EDA课程设计指导书》. 指导教师签字 基层教学单位主任签字 金海龙 说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。 年 月 日 目 录 第一章 加法器设计说明………………………………………………………………1 1.1 设计思路……………………………………………………………………………2 1.2模块介绍 ……………………………………………………………………………3 1.3真值表 ……………………………………………………………………………1 第二章 原理图……………………………………………………………………………2 第三章 波形仿真图……………………………………………………………………3 第四章 管脚锁定及硬件连线…………………………………………………………5 第五章 总结 ……………………………………………………………………………14 参考文献 …………………………………………………………………………………18 燕山大学评审意见表 ……………………………………………………………………11 第一章 加法器设计说明 1.1 设计思路 根据项目要求设计的十进制加法器有两个输入——加数和被加数，分别是用四个拨码开关表示的四位二进制数，即输入的范围为0到15；有一个输出，即两个加数相加的结果。 加数的合法设计范围为0到9，故当输入的加数大于9的时候需要将其统一变换成0。这里我们使用7485四位数字比较器，将输入的加数和1001B（即9）做比较，如果其小于9，就输出原数作为加数；如果其大于9，就输出0000B（即0）作为新的加数。同时将合法的加数通过两片BCD七段数码管显示出来。 合法的加数、被加数分别接入74283四位超前进位加法器的各个引脚，相加后的四位输出结果SUM1-SUM4连同进位输出cout，是一个五位的二进制数，cout是其高位。输出的五位二进制数需要转换成为八位BCD码才能显示在BCD七段数码管上，故需要添加转换环节。使用一片7485和一片74283即可实现从五位二进制数到五位BCD码的转换。 1.2 模块介绍 输入转换部分：利用两片7485和相应的或门、与门，将输入的加数通过7485和9做比较，如果加数小于等于9，即从或门输出一个高电平1和输入加数的各个位相与，即输入各位不变；如果加数大于9，即从或门输出一个低电平0和输入加数的各个位想与，相与后各位都为0，即实现了当输入加数、被加数大于9时统一按作0处理。同时将得到的处理后的加数接入输出端A、B，接到BCD七段数码管上进行显示。 加法器部分：将得到两个处理后的数的各位依次接入74283的各个引脚，就可以在74283的输出端得到相加后的结果，其中SUM1-SUM4连同进位信号cout共同构成一个五位二进制数， cout是高位。必须将这个二进制数转换成为8位BCD码才能在数码管上进行显示。 B-BCD（二进制转换为BCD码）：我们通过一片7485和一片74283来实现这个功能。仔细观察B-BCD的真值表（注：BCD码的高三位始终为0，已略去。）： 表1 B-BCD真值表 ：二进制数 BCD码 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0