计算机组成原理实验-2.9-硬布线控制器.ppt

计算机组成原理实验系列;〔九〕硬布线控制器实验;单周期硬布线控制器版本的CPU;多周期硬布线控制器版本的CPU;CPU的指令格式;【T1】源部件?总线BUS;HLT指令;指令译码

电路

微操作信号

硬布线逻辑;多周期

硬布线控制器

状态机流程图;

〔多周期〕

时序发生器;初始化过程：

时钟CLK接在MANUAL_CLK端，令RESET=1，那么#CLR=0，清零微地址存放器MAx和指令存放器IR。此时，#HLT=1，且74LS194状态{S0,S1}={1,1}，工作模式是送数。

手动按钮MANUAL_CLK一次，令CLK端上升沿跳变，节拍{T1,T2,T3,T4}={1,0,0,0}。

令RESET=0，74LS194恢复循环右移模式，进入第一条指令的取指周期节拍时序。;实验步骤：

1〕编译如下页所示的机器语言源程序，生成HEX文件分别烧写到单周期和多周期硬布线控制器版本的程序存储器PROGRAM中〔编译和烧写asm文件的方法参见“2.6存储器实验：ROM批量导入数据”〕

2〕分别在单周期硬布线控制器版本的CPU和多周期硬布线控制器版本的CPU中，手动单步执行或自动执行上述机器语言程序。观察每次单步执行或自动运行到“断点”处的存放器AR、IR、PC及总线BUS上的数据，比照单周期和多周期硬布线控制器的程序运行效率差异。;汇编助记符;思考题：

●请问多周期硬布线控制器可否取消TCLOCK，简化为只有一级状态机MCLOCK？如果可以，硬布线控制器电路怎么修改？

●在本实验的CPU模型机上增加两个74LS173存放器R1和R2，以及一个连接总线BUS的8位拨码开关，扩展CPU指令集，增加下述MOV/SET指令及相应的微指令：

注：IMM是由拨码开关输入的8位立即数；RA和RB是在指令“功能”描述中的逻辑存放器，可以对应R0或R1存放器。;思考题：

●在上述思考题的电路根底上，参考上述“2.5运算器实验”，再增加74LS181运算器电路，扩展CPU指令集，增加下述ADD/SUB/AND/OR/XOR指令及相应的微指令：;TheEnd!