计算机组成原理微程序控制器组成实验课程实验报告书详解.doc

学生课程实验报告书 13 级 计算机与信息科学 系 软件工程 专业 1303 班 学号 3138907308 姓名 王明渊 2014 --2015 学年 第 2 学期 实验项目： 微程序控制器组成实验 实验时间： 实验原理： （任务） 一、实验目的 1. 掌握时序产生器的组成原理。 2. 掌握微程序控制器的组成原理。 二、实验电路 1. 时序发生器 本实验所用的时序电路见图3.4。电路由一个500KHz晶振、2片GAL22V10、一片74LS390组成，可产生两级等间隔时序信号T1-T4、W1-W3，其中一个W由一轮T1-T4组成，相当于一个微指令周期或硬连线控制器的一拍，而一轮W1-W3可以执行硬连线控制器的一条机器指令。另外，供数字逻辑实验使用的时钟由MF经一片74LS390分频后产生。 图3.4 时序信号发生器 本次实验不涉及硬连线控制器，因此时序发生器中产生W1-W3的部分也可根据需要放到硬连线控制器实验中介绍。 产生时序信号T1-T4的功能集成再图中左边的一片GAL22V10中，另外它还产生节拍信号W1-W3的控制时钟CLK1。该芯片的逻辑功能用ABEL语言实现。其源程序如下: MODULE TIMER1 TITLE ‘CLOCK GENERATOR T1-T4’ CLK = C; “INPUT MF, CLR, QD, DP, TJ, DB PIN 1..6; W3 PIN 7; “OUTPUT T1, T2, T3, T4 PIN 15..18 ISTYPE ‘REG’; CLK1 PIN 14 ISTYPE ‘COM’; QD1, QD2, QDR PIN ISTYPE ‘PEG’; ACT PIN ISTYPE ‘COM’; S = [T1, T2, T3, T4, QD1, QD2, QDR]; EQUATIONS QD1 := QD; QD2 := QD1; ACT = QD1 !QD2; QDR := CLR QD # CLE QDR; T1 := CLR T4 ACT # CLR T4 !(DP # TJ # DB W3) QDR; T2 := CLR T1; T3 := CLR T2; T4 := !CLR # T3 # T4 !ACT (DP # TJ # DB W3) # !QDR; CLK1 = T1 # !CLR MF; S.CLK = MF; END 节拍电位信号W1-W3只在硬连线控制器中使用，产生W信号的功能集成在右边一片GAL22V10中，用ABEL语言实现。其源程序如下: MODULE TIMER2 //头部 TITLE ‘CLOCK GENERATOR W1-W3’ DECLARATIONS //说明部 CLK = C; “INPUT CLK1, CLR, SKIP PIN 1..3; “OUTPUT W1, W2, W3 PIN 16..18 ISTYPE ‘REG’; W = [W1, W2, W3]; EQUATIONS //逻辑描述部 W1 := CLR W3; W2 := CLR W1 !SKIP; W3 := !CLR #W2 # W1 SKIP; W.CLK = CLK1; END TIMER2 //结束部 左边GAL的时钟输入MF是晶振的输入，频率为500KHz。T1-T4的脉宽为2us。GLR实际上是控制台的CLR#信号，因为ABEL语言的书写关系改为CLR，仍为低有效。CLR #= 0将系统复位，此时时序停在T4、W3，微程序地址为000000B。建议每次试验台加电后，先按CLR#复位一次。实验台上CLR#到时序电路的连接已连好。 对时序发生器TJ输入引脚的连接要慎重，当不需要