存储器原理与接口(IV).pptx

第五章存储器原理与接口存储器分类多层存储结构概念主存储器及存储控制8086系统的存储器组织现代内存芯片技术

5%55%30%10%按构成存储器的器件和存储介质分类磁盘和磁带等磁表面存储器半导体存储器光电存储器存储器分类

随机存储器RAM(RandomAccessMemory)只读存储器ROM（Read-OnlyMemory）串行访问存储器(SerialAccessStorage)按存取方式分类

按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器

随机存取存储器RAM半导体存储器的分类静态RAM动态RAM

掩膜式ROM可编程的PROM可用紫外线擦除、可编程的EPROM可用电擦除、可编程的E2PROM等只读存储器ROM

RAM静态RAM（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM)

多层存储结构概念核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。01一个金字塔结构的多层存储体系充分体现出容量和速度关系02

多层存储结构寄存器Cache(高速缓存)内存磁盘磁道、光盘

Cache—主存层次：解决CPU与主存的速度上的差距；主存—辅存层次：解决存储的大容量要求和低成本之间的矛盾。

主存储器及存储控制主存储器的主要技术指标存储容量存取速度可靠性功耗

容量存储容量存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。

存取速度存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。

可靠性可靠性是用平均故障间隔时间来衡量（MTBF,MeanTimeBetweenFailures）功耗功耗通常是指每个存储元消耗功率的大小0102

主存储器的基本组成MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。

静态存储单元

动态存储单元

存储体数据缓冲器控制逻辑电路010203地址译码器

地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。01控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。02

数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。0102

8086系统的存储器组织存储器接口应考虑的几个问题存储器与CPU之间的时序配合;CPU总线负载能力;存储芯片的选用.

存储器地址译码方法01片选控制的译码方法常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。02

译码芯片常用的译码芯片是74LS138译码器，功能是3－8译码器，有三个“选择输入端”C、B、A和三个“使能输入端”G1、G2A#，G2B#以及8个输出端Y7#～Y0#

译码芯片74LS138

74LS138功能表输入输出使能选择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其它XX数据线D15～D001地址线A19～A002存储器或I/O端口访问信号M/IO#03RD#读信号04WR#写信号05BHE#总线高字节有效信号06CPU提供的信号线

8086系统的存储器接口设计基本技术存储器地址译码电路的设计一般遵循如下步骤：根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置；根据所选用存储芯片的容量，画出地址分配图或列出地址分配表；

0102根据地址分配图确定译码方法；选用合适器件，画出译码电路图。

例5－1ROM扩展电路（P142）01例5－2RAM扩展电路（P144）02

静态RAM现代内存芯片技术同步SRAM在统一时钟的控制下同步操作，一般支持突发操作FIFO先进先出Multi-SRAM具有多数据端口非挥发SRAM(NVSRAM)静态加后备电源类SRAM用动态RAM，内部加刷新电路

FPMDRAM快速操作时维持地址不变，由连续的CAS#信号对不同的列地址进行操作；01EDODRAM省略了用于行地址建立和保持的时间以