译码器编码器和显示电路设计的测试实验报告.doc
译码器编码器和显示电路设计的测试实验报告
一．实验内容与目的
1.测量变量译码器的逻辑功能
2.编码、译码和显示电路的设计（包括设计过程）
实验仪器：
自制硬件基础电路实验箱，双踪示波器，数字万用表
元器件：74LS00,74LS04、74LS48、74LS138、74SL148
基本知识点：
1.组合逻辑电路的分析测试、设计方法和实验步骤
2.编码器、译码器等常用中规模集成电路的性能及使用方法
3.数码显示、译码器的应用
二．预习内容：
本实验旨在了解组合电路的分析和设计方法；总结组合逻辑电路分析和设计的步骤，在仿真平台上完成实验内容中的电路仿真部分。
实验器件资料：
数字电路的分类：数字电路分为组合逻辑电路和时序逻辑电路两大类。由门电路可构成各种逻辑功能的组合逻辑电路，如半加器，全加器，译码器，数据选择器等。其特点如下：
功能与时间因素无关。
无记忆元件，既没有记忆功能。
无反馈支路，输出为输入的单值函数。
译码器：是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。
以3线－8线译码器74LS138为例进行分析，图5－1(a)、(b)分别为其
逻辑图及引脚排列。
其中A2、A1、A0为地址输入端，～为译码输出端，S1、、为使能端。
表5－1为74LS138功能表
当S1＝1，＋＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，＋＝X时，或S1＝X，＋＝1时，译码器被禁止，所有输出同时为1。
(a)(b)
图5－13－8线译码器74LS138逻辑图及引脚排列
表5－1
输入
输出
S1
+
A2
A1
A0
1
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
0
1
0
0
1
1
1
1
0
1
1
1
1
0
1
0
1
1
1
1
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
×
×
×
×
1
1
1
1
1
1
1
1
×
1
×
×
×
1
1
1
1
1
1
1
1
实验过程与数据分析（由于实验资料中都有实验的具体分析，故以下只做大致实验过程与分析）
测量变量译码器的逻辑功能。
74LS138译码器逻辑功能测试步骤：
将译码器使能端S1、、及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表5－1逐项测试74LS138的逻辑功能。
输入
输出
S1
+
A2
A1
A0
1
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
0
1
0
0
1
1
1
1
0
1
1
1
1
0
1
0
1
1
1
1
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
×
×
×
×
1
1
1
1
1
1
1
1
×
1
×
×
×
1
1
1
1
1
1
1
1
由上述真值表可知实验结论如下（各输出端的表达式）：
2、编码、译码和显示电路的设计：
设计一个编码、译码、显示电路，先将8位开关信号状态编码为二进制代码，再通过数码显示译码器将此代码变化成相应的7位数码管，驱动7位数码管显示器，显示不同字符。
参照下图，该电路由8—3线优先编码器74SL148、4线—七段共阴数码显示译码器（驱动器）74SL48和共阴七段数码管显示器组成。
按照此电路图连好电路后，先将所有开关K合向+5V输入高电平，然后分别打开一个开关输入低电平，观察数码管显示字符。自行列表并记录。
记录如下表所示：
分析：此乃74SL148的真值表，8—3优先编码器
输入为低电平有效，从7~0优先级以此降低，7的优先级最高，当7无效时才根据6判别，7有效时，其他引脚既可有效也可无效。
实验验证现象：本实验是编码、译码、显示电路的设计