电子技术基础 课件 数电 15.3 基于触发器时序逻辑电路的设计.pptx

15.3基于触发器时序逻辑电路的设计;目前还没有可遵循的固定程式来画状态图，对于较复杂的逻辑问题，一般需要经过逻辑抽象，先画出原始状态转换图。;(2)选择触发器，并进行状态分配;b.状态分配;可见，当N增大时，M值将急剧增加，要寻找一个最佳方案很困难。;c.列状态转换表、画状态转换图;b.写出驱动方程和时钟方程;同步时序电路的时钟脉冲同时加到各触发器的时钟端，只需求出各触发器控制输入端的驱动方程。;S0;因为状态数N=10，所以取触发器个数n=4;状态转换表;(3)求出三个向量方程;;b.将状态方程与JK触发器特性方程比较，可得各触发器的驱动方程;(4)由驱动方程画出逻辑电路图;(5)检查电路的自起启能力;;(6)状态转换图;15.3.3异步时序电路的设计;工作波形图;在选定时钟信号作用下，FF0、FF1、FF2均在各自的时钟信号下跳变时状态翻转，所以用下降沿触发的T触发器组成三位二进制异步加法计数器电路最为简单。;;如果在需要翻转时提供时钟信号沿，不需要翻转时就没有时钟沿;例如，选择时钟信号CP2=Q0，也能向FF2提供合适的时钟边沿。不过送至FF2时钟信号的?沿增加了一倍，在第2和第6个CP脉冲到来后，Q0均提供?沿，此时为了使Q2n+1=Q2n，不能再用T触发器，需要用其它类型的触发器，驱动方程会复杂一些。;2.T触发器实现加法计数器的构成规律;除了最低位的CP端应接计数脉冲CP外，高一位的CP端应接在相邻低位的Q端。