时序逻辑电路的基本概念.pptx

时序逻辑电路

掌握时序逻辑电路的分析和设计步骤；掌握寄存器的使用。能够实现任何进制的计数器。教学目的：时序逻辑电路的结构和特点；．时序逻辑电路的分析和设计；寄存器的种类和对应集成电路的运用；．计数器的种类和对应集成电路的运用教学内容：

5.1时序逻辑电路的基本概念5.1时序逻辑电路的基本特点和结构时序电路的特点：（1）含有记忆元件（最常用的是触发器）。时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。具有反馈通道。

一、分析时序逻辑电路的一般步骤1.确认电路的输入输出变量，判断同步还是异步电路2．由逻辑图写出下列各逻辑方程式：（1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。3．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。4．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。5．根据电路的状态表或状态图用文字描述给定时序逻辑电路的逻辑功能。5.1.2时序逻辑电路的一般分析方法

二、同步时序逻辑电路的分析举例例6.2.1：试分析如图所示的时序逻辑电路。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：（2）写出驱动方程：11K1J1K1JZ1CPX0QC1Q2FFC1FF

（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（4）作状态转换表及状态图00010110010110111000把X=0代入次态方程可得Q不变。在X=1时，Q才会变化，如下表：1/1Q1/0Q1/01011020011X/Z1/00/00/00/00/0状态图

（5）画时序波形图。根据状态表或状态图，

可画出在CP脉冲作用下电路的时序图。11CP2X3Q4Z5Q62

当X=0时不输出端不变。01该电路一共有4个状态00、01、10、11。02当X=1时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z=1。03所以该电路是一个可控的4进制加法计数器。04（6）逻辑功能分析：

三、异步时序逻辑电路的分析举例例6.2.2：试分析如图所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下：写出各逻辑方程式。时钟方程：CP0=CP（时钟脉冲源的上升沿触发。）CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态。）

①时钟方程：②输出方程：③各触发器的驱动方程：（3）作状态转换表。（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：（CP由0→1时此式有效）（Q0由0→1时此式有效）CP1=Q0CP0=CP001000↑↑1111↑0101010↑↑0100↑0

作状态转换图、时序图。（5）逻辑功能分析该电路一共有4个状态00、01、10、11，在CP作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。Q/0/0/110211001Q/001Z2QQ1

5.1.2时序逻辑电路的设计方法一、同步时序逻辑电路的设计方法1．同步时序逻辑电路的设计步骤（3）状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态图（表）中各个状态。（1）根据设计要求，设定状态，导出对应状态图或状态表。（2）状态化简。消去多余的状态，得简化状态图（表）。（4）选择触发器的类型。（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。（6）根据输出方程和驱动方程画出逻辑图。（7）检查电路能否自启动。

2．同步计数器的设计举例例设计一个同步5进制加法计数器（2）状态分配，列状态转换编码表。(1）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。状态转换编码表

（3）选择触发器。选用JK触发器。（4）求各触发器的驱动方程和进位输出方程。对各个输出Q进行化简，然后和特性方程相对照，找出JK的表达式即驱动方程。QQ10nn2Qn10000111100010000×××

根据次态卡诺图和特性方程可得各触发器的驱动方程：QQ10nn2Qn100001111001010×××

QQ10nn2Qn