数字逻辑电路__同步时序电路设计举例.pdf

典型同步时序电路 典型同步时序电路 设计举例 设计举例 一、计数器 一、计数器 工作原理:计加到计数器上的CP脉冲的上升 工作原理:计加到计数器上的CP脉冲的上升 边沿( )或下降边沿( )的个数 边沿( )或下降边沿( )的个数 • 例1 : 试设计一个两位的二进制减法计数器.由 • 例1 : 试设计一个两位的二进制减法计数器.由 输入X控制,X=0,状态不变,X=1,在CP的作用下 输入X控制,X=0,状态不变,X=1,在CP的作用下 作减法计数当产生借位时,计数器借位位Z=1,其 作减法计数当产生借位时,计数器借位位Z=1,其 它情况Z=0. 它情况Z=0. 1、做状态图 1、做状态图 . . 0/0 0/0 0/0 0/0 1/0 1/0 00 01 00 01 1/1 1/0 1/1 1/0 11 10 11 10 1/0 1/0 0/0 0/0 0/0 0/0 2、做状态表 2、做状态表 n n n+1 n+1 n n n+1 n+1 . . X Q Q Q Q Z X Q2 Q1 Q2 Q1 Z 2 1 2 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1