EDA课程设计数字秒表解剖.doc

课 程 设 计 目录 ：系统设计要求..............................................................................................3 ：实验目的......................................................................................................3 ：实验原理......................................................................................................3 ：系统设计方案..............................................................................................3 ：主要VHDL源程序.....................................................................................4 1) 十进制计数器的VHDL源程序..............................................................4 2) 六进制计数器的VHDL源程序..............................................................5 3）蜂鸣器的VHDL源程序..........................................................................5 4）译码器的VHDL源程序..........................................................................6 5）控制选择器的VHDL源程序..................................................................7 6）元原件例化的VHDL源程序..................................................................8 第六章：系统仿真.......................................................................................................10 第七章：系统扩展思路...............................................................................................11 第八章：设计心得总结...............................................................................................11 数字秒表的设计 系统设计要求 1.秒表共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便于和显示译码器的连接。当计时达60分钟后，蜂鸣器鸣响10声。 2.整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动。 3.秒表的逻辑结构较简单，它主要由显示译码器、分频器、十进制计数器、六进制计数器和报警器组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲。 实验目的 通过本次课设，加深对EDA技术设计的理解，学会用QuartusⅡ工具软件设计基本电路，熟练掌握VHDL语言，为以后工作使用打下坚实的基础。 实验原理 秒表由于其计时精确，分辨率高（0.01秒），在各种竞技场所得到了广泛的应用。秒表的工作原理与数字时基本相同，唯一不同的是秒表的计时时钟信号，由于其分辨率为0.01秒，所以整个秒表的工作时钟是在100Hz的时钟信号下完成。当秒表的计时小于1个小时时，显示的格式是mm-ss-xx（mm表示分钟：0～59；ss表示秒：0～59；xx表示百分之一秒：0～99），当秒表的计时大于或等于一个小时时，显示的和多功能时钟是一样的，就是hh-mm-ss（hh表示小时：0～99），由于秒表的功能和钟表有所不同，所以