数电实验二 组合电路设计.doc

实验二 组合电路设计 实验目的 验证组合逻辑电路的功能。 掌握组合逻辑电路的分析方法。 掌握用SSI小规模集成器件设计组合逻辑电路的方法。 了解组合逻辑电路中竞争冒险的分析和消除方法。 实验设备 数字电路试验箱 数字万用表 74LS00、74LS86 实验原理 组合逻辑概念 通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的逻辑组合电路。 组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式，真值表，卡诺图和逻辑图等几种。 组合逻辑电路的分析方法 组合逻辑电路分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑表达式或者真值表来描述，又是也加上必须的文字说明。分析一般分为以下几个步骤： 由逻辑图写出输出端的逻辑表达式，建立输出与输入的关系。 列出真值表。 根据对真值表的分析，确定电路功能。 组合逻辑电路的设计方法 组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。 一般设计过程是： 实际问题 真值表 卡诺图化简 最简逻辑表达式 逻辑电路图 逻辑代数化简 （1）通过对给定问题的分析，获得真值表。在分析中要特别注意实际问题如何抽象成几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化真值表。 （2）通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。 实验内容 测试74LS00（二输入端四与非门），74LS86（而输入端四异或门）的逻辑功 能； 用与非门，异或门设计半加半减器。 用与非门，异或门设计全加全减器。 实验过程 输 入 输 出 M A B S C 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 半加半减器的实现 （1）列出半加半减器的真值表 （2）画出卡诺图 S= AB M 00 01 11 10 0 0 1 0 1 1 0 1 0 1 C= AB M 00 01 11 10 0 0 0 1 0 1 0 1 0 0 （3）写出逻辑表达式并化简 S=A⊕B C= (A⊕M)*B= 全加全减器的实现 （1）列出全加全减器的真值表 输 入 输 出 M A B C(i-1) S C 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 0 1 0 0 1 0 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 画出卡诺图 S= AB MC(i-1) 00 01 11 10 00 0 1 0 1 01 1 0 1 0 11 0 1 0 1 10 0 1 0 1 C= AB MC(i-1) 00 01 11 10 00 0 0 1 0 01 0 1 1 1 11 1 1 1 0 10 0 1 0 0 写出逻辑表达式并化简 S= A⊕B⊕C C=(BC)+= 逻辑电路设计 半加半减器 A S B A M C B 全加全减器 A