组合电路设计方法.ppt

芜湖职业技术学院精品资源线下开放课程《FPGA应用技术》芜湖职业技术学院FPGA应用技术讲课教师：杨会伟芜湖职业技术学院第六章基本组合电路VerilogHDL设计组合电路设计方法三态门和奇偶校验位产生器3-8译码器和8-3优先级编码器数码管译码器数据选择器芜湖职业技术学院本章通过若干可综合的实例来介绍基本数字电路的Verilog描述，这些基本的数字模块通常可以用多种方式来设计，如行为描述、结构描述或者数据流描述等。这些基本的数字模块将为更复杂的设计提供方便。6.1组合电路设计方法组合逻辑电路的一般框图Li=f(A1,A2,…,An)(i=1,2,…,m)2、工作特征:组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。一、关于组合逻辑电路1、结构特征:(1)、输出、输入之间没有反馈延迟通路；(2)、不含记忆单元(3)、电路由逻辑门电路组成芜湖职业技术学院传统组合电路设计方法专用集成电路方法基于FPGA的VerilogHDL语言设计芜湖职业技术学院二、组合逻辑电路的设计方法a、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；b、根据逻辑描述列出真值表；c、由真值表写出逻辑表达式;e、画出逻辑电路图。d、根据器件的类型,简化和变换逻辑表达式(2)组合逻辑电路的设计步骤(1)组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。1、组合电路的传统设计发方法芜湖职业技术学院2、组合电路的专用集成电路芜湖职业技术学院引脚图逻辑图74HC138(74LS138)集成译码器3、组合电路的Verilog语言设计方法芜湖职业技术学院门级结构描述调用元件方法类似于在电路图输入方式下调入图形符号来完成设计，这种方法侧重于电路的结构描述。数据流描述根据输入输出信号间的关系表达式进行设计行为描述根据输入输出信号间的逻辑关系，灵活利用多种行为来表达逻辑，完成设计4、举例:三人投票表决器设计芜湖职业技术学院题目描述：在某项比赛中，有3名裁判，当两名或以上裁判表示通过，则该参赛者成绩有效。请设计实现该电路。传统组合电路设计方法Verilog语言描述实现(1)传统组合电路设计第一步：根据逻辑功能要求，确定输入、输出变量并赋值，列真值表。假设三明评委分别为A、B、C，裁定结果为F。若评委裁定通过为1，不通过为0。第二步：真值表如下:芜湖职业技术学院ABCF00000010010001111000101111011111第三步：根据真值表，列出表达式F=ABC+ABC+ABC+ABC第四步：化简表达式F=AB+AC+BC芜湖职业技术学院第五步：画出逻辑电路图第六步：实验验证芜湖职业技术学院使用门级结构描述modulevote_3(A,B,C,F);inputA,B,C;outputF;wireF1,F2,F3;andand1(F1,A,B);andand2(F2,A,C);andand3(F3,B,C);oror1(F,F1,F2,F3);endmodule(2)Verilog语言设计门级结构描述就是利用VerilogHDL内置的基本门级元件以及它们之间的连接来构筑逻辑电路的模型。“基本门级元件”是一种特殊的模块，由VerilogHDL语言本身提供，不需要用户定义。只需掌握“基本门级元件”的分类、调用格式及其应用。元件模型：门级元件名(输出,输入1,输入2,……,输入n)芜湖职业技术学院使用过程语句描述modulevote_3(A,B,C,F);inputA,B,C;outputF;reg