第五章(新)门电路和组合逻辑电路.ppt

第五章 门电路和组合逻辑电路 第一节 概述 一、脉冲信号 2、正脉冲和负脉冲 第二节 分立元件门电路 1. “与”逻辑关系 2. “或”逻辑关系 3. “非”逻辑关系 二、分立元件构成的门电路 1、二极管“与” 门电路 2、二极管“或” 门电路 3、三极管“非” 门电路 三、复合门电路 例1： 第三节 TTL集成门电路 1. 工作原理 (2) 输入全为高电平“1”(3.6V)时 2. 常用的TTL“与非”门 3. TTL“与非”门电路的电压传输特性 4、 TTL“与非”门的主要参数 (4) 平均传输延迟时间 tpd 二、三态输出“与非”门 2、工作原理 2、工作原理 3、逻辑符号及状态表 4、三态门的应用 第六节 逻辑代数 一、逻辑代数运算法则 2. 基本运算法则 2. 基本运算法则 二、逻辑函数的化简 一、应用逻辑代数运算法则化简 3、加项法 例5： 例6： 二、应用卡诺图化简 例1 例2 例3 例4 第七节 组合逻辑电路的分析与综合 一、组合逻辑电路的分析 例1： 思考： 例2： 二、组合逻辑电路的设计 例3： 补：用 “与非”门构成基本门电路 第八节 组合逻辑电路的应用 1、半加器 (3) 逻辑图 2、全加器 (2) 逻辑式 (3) 逻辑图 (5) 用“半加器”构成“全加器” 二、编码器 1、二进制编码器 (2) 列编码表 (4) 画逻辑图 用“或门”实现的逻辑图： 二、二 – 十进制编码器 (2) 列编码表 (4) 画逻辑图 三、译码器和数字显示 (3) 画逻辑图 常用的2/4线译码器芯片 74LS139的译码表 常用的3/8线译码器芯片 74LS138译码器的译码表 2、二-十进制显示译码器 (1) 半导体数码管(LED数码管) (2) 七段显示译码器 七段显示译码器的状态表 本章要求： 1、8421编码器 —— 将十进制的十个数码0～9编成二进制代码的电路。 (1) 确定二进制代码的位数 输入有10个信号，即N=10，则 n=4，即输出为四位二进制代码。 四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。 输 出 输 入 0 (I0) 1 (I1) 2 (I2) 3 (I3) 4 (I4) 5 (I5) 6 (I6) 7 (I7) 8 (I8) 9 (I9) Y3 Y2 Y1 Y0 0 0 0 0 8421BCD码编码表 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 后面6种未用 (3) 写出逻辑式并转换成 “与非”式 +5V Y3 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 1k?×10 S0 0 1 S1 2 S2 3 S3 4 S4 5 S5 6 S6 7 S7 8 S8 9 S9 0 1 0 1 译码：将二进制代码(输入)译成对应的输出高、低电平信号。编码的反过程。 1、 二进制译码器 例：设计一个2/4线二进制译码器。 (1) 列出译码器的状态表 解：设输入的二进制代码为A0、A1，输出分别用Y0~Y3表示，且输出高电平有效。 输 入 输 出 A1 A0 0 0 0 1 1 0 1 1 Y3 Y2 Y1 Y0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 (2) 列出逻辑式 1 1 A1 A1 A0 A0 A1 Y0 Y1 Y2 Y3 A0 0 1 1 0 0 1 0 0 74LS139型译码器 (a) 外引线排列图 (b) 逻辑图 (a) GND 1Y3 1Y2 1Y1 1Y0 1A1 1A0 1S 8 7 6 5 4 3 2 1 2Y2 2Y3 2Y1 2Y0 2A1 2A0 2S +UCC 10 9 16 15 14 13 12 11 74LS139 (b) 1 1 1 1 1 Y0 Y1 Y2 Y3 S A0 A1 双 2/4 线译码器 A0、A1是输入端 Y0~Y3是输出端 S 是使