门电路和组合逻辑电路 (2).ppt

3.CMOS“或非”门电路+UDDT3T2YT4T1BANMOS驱动管PMOS负载管ABY0001101100截止导通截止导通11第63页，共89页，星期日，2025年，2月5日3、CMOS“或非”门电路+UDDT3T2YT4T1BANMOS驱动管PMOS负载管ABY00011011101截止导通导通截止000第64页，共89页，星期日，2025年，2月5日3、CMOS“或非”门电路+UDDT3T2YT4T1BANMOS驱动管PMOS负载管ABY0001101110011导通截止导通截止00第65页，共89页，星期日，2025年，2月5日CMOS电路优点(1)静态功耗低（每门只有0.01mW,TTL每门10mW)(2)抗干扰能力强(3)扇出系数大(4)允许电源电压范围宽(3~18V)TTL电路优点(1)速度快(2)抗干扰能力强(3)带负载能力强第66页，共89页，星期日，2025年，2月5日(3)逻辑关系：“或”逻辑即：有“1”出“1”，全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC100000011101111011001011101011111ABYC“或”门逻辑状态表第31页，共89页，星期日，2025年，2月5日+UCC-UBBARKRBRCYT10截止饱和逻辑表达式：Y=A“0”10“1”“0”“1”AY“非”门逻辑状态表逻辑符号1AY3、晶体管“非门”电路第32页，共89页，星期日，2025年，2月5日二极管“与门”电路晶体管“非门”电路1、“与非”门电路二极管-晶体管组合“与非门”电路将二极管“与”门和晶体管“非”门组合在一起而构成“与非”门。三、基本逻辑门电路的组合DADBDCRABCY+12VA-UBBR1R2RC+UCCY第33页，共89页，星期日，2025年，2月5日ABCDY0000100101010010110110001101011100111110“与”门ABCYABC“与非”门1Y“非”门有“0”出“1”，全“1”出“0”第34页，共89页，星期日，2025年，2月5日2、“或非”门电路ABCR-UT-UBRCRKRB+UY+3VDABCDY00001001100101001110100101011011010111101Y“非”门“或”门ABC1“或非”门YABC1有“1”出“0”，全“0”出“1”第35页，共89页，星期日，2025年，2月5日3、“异或”门ABY000011101110Y=ABABY=14、“与或非”门电路ABCYD≥1第36页，共89页，星期日，2025年，2月5日基本门电路YABCAY1YABC≥1“与”门Y=A·B·C“或”门Y=A+B+C“非”门Y=A=1ABYYABCYABC≥1“与非”门Y=A·B·C“或非”门Y=A+B+C“异或”门Y=A+B导出门电路