计算机组成原理第三章汇总.ppt

第3章 系统总线 3.1 总线的基本概念 分散连接 内部连线十分复杂，布线困难 扩展性差 效率高 定义：是连接多个部件的传输线，是各个部件共享的传输介质。 总线的关键特征是共享传输线。 数据总线（DB）：用来传输各功能部件之间的数据，数据总线是双向的 3.3 总线特性及性能指标 机械特性：是指总线在机械连接方式上的一些性能。 如插头和插座使用的标准，它们的几何尺寸、形状、引脚的个数以及排列的顺序，接头处的可靠接触等等。 总线宽度：是指数据总线的根数，用bit（位）表示，如8位、16位、32位、64位（也即8根、16根、32根、64根数据线）。 目前流行的总线标准：ISA、EISA、VESA、PCI、RS232、USB…… 为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，便于维护，人们开始研究如何建立总线标准，完成系统设计和模块制作。 3.4 总线结构 Pentium计算机主板总线结构图 典型总线接口 3.5 总线控制 链式查询方式的主要特点： 越靠近控制器的模块，优先级越高； 链形优先级存在传播延迟，这种延迟与模块数成正比，所以判优速度较慢，一般只接少量（几个）模块； 链形结构，一个故障，链失效，对电路故障敏感； 结构校简单，造价较低。 计数器定时查询方式的主要特点： 计数方式与优先次序直接相关。 计数可以从“0”开始，此时设备的优先次序是固定的； 计数也可以从终止点开始，即是一种循环方法，此时设备使用总线的优先级相等； 计数的初始值还可由程序设置，故优先次序可以改变。 对电路故障不如链式查询方式敏感，但增加了主控制线（设备地址）——log2n ，控制也较复杂。 异步通信方式克服了同步通信的缺点，允许各模块速度的不一致性，给设计者充分的灵活性和选择余地。 小 结 总线连接 vs.分散连接方式比较 总线分类 总线特性与性能指标 总线结构 总线仲裁逻辑 总线通信控制 作业：3.4 3.5 3.15、3.16（第66\67页） 通信双方由统一时标控制数据传送称为同步通信。 时标通常由CPU的总线控制部件发出，送到总线上的所有部件；也可以由每个部件各自的时序发生器发出，但是必须有总线控制部件发出的时钟信号对它们进行同步。 （1）同步通信 3. 总线通信的四种方式 3.5 同步式数据输入传输 T1 总线传输周期 T2 T3 T4 时钟 地址 读 命令 数据 3.5 总线上两个部件完成一次完整而可靠的传输时间 主模块在T1时刻发出地址信息 T2时刻发出读命令；从模块按照所指定的地址和命令进行一系列内部动作，必须在T3时刻前找到CPU所需的数据，并送到数据总线上 CPU在T3时刻开始，一直维持到T4时刻，可以从数据线上获取信息并送到其内部寄存器中 T4时刻开始输入设备不再向数据总线上传送数据，撤消它对数据总线的驱动，从T4起，数据总线呈浮空状态 同步式数据输出传输 T1 总线传输周期 T2 T3 T4 时钟 地址 写 命令 数据 3.5 主模块发地址 主模块提供数据 主模块发出写命令，从模块接收到命令后，必须在规定时间内将数据总线上的数据写到地址总线所指明的单元中 主模块撤消写命令和数据等信号 同步通信方式的优点与缺点: 优点——模块间的配合简单一致； 缺点——主从模块时间配合属强制性同步，必 须按速度最慢的部件来设计公共时 钟，严重影响总线的工作效率 。 适用场合——同步通信一般用于总线长度较 短，各部件存取时间比较一致的场合。 例3.1 假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？ 3.5 （2）异步通信 3.5 CPU I/O 接口 读/写 地址 数据 Req ACK 异步通信方式没有公共的时钟标准，而是采用应答方式（又称握手方式）：即当主模块发出请求(Request)信号时，一直等待从模块反馈回来“响应”(Acknowledge)信号后，才开始通信。当然，这就要求主从模块之间要增加两条应答线。 异步通信方式分为三种类型： 不互锁方式 半互锁方式 全互锁方式 不互锁 半互锁 全互锁 主设备 从设备 请 求 回 答 3.5 3.5 异步通信可用于并行传送或串行传送。 异步串行通信时，没有同步时钟。为了确认被传送的字符，约定字符格式如下： 波特率——指单位时间内传送二进制数据的位数，单位bps（位/秒），记作波特。 比特率——指单位时间内传送二进制有效数据的位数，单位bps（位/秒）。 例3.2 在异步串行传输系统中，假设每秒传输120个