计算机组成原理第三章存储系统[一]汇总.ppt

第三章 存储系统 存储器概述 主存储器的基本构造和操作 主存储器组织 高速缓冲存储器Cache 高速交叉存储器 半导体存储器芯片 虚拟存储器 3.2 主存储器的基本结构和操作 3.2.1 SRAM存储器基本存储元的存储原理 下图为MOS六管静态存储元电路图: X地址 译码线 … … Y地址译码线 图3.4 六管SRAM存储元件电路图 T7 T8 (I/O) (I/O) A B T6 Vcc T3 T4 T1 T2 T5 定义:若T1导通而T2截止,存入信息为0;若T1截止而T2导通,存入信息为1. D D 位线2 字线 位线1 3.2 主存储器的基本结构和操作 3.2.1 SRAM存储器基本存储元的存储原理 下图为MOS六管静态存储元电路图: X地址 译码线 … … Y地址译码线 图3.4 六管SRAM存储元件电路图 T7 T8 (I/O) (I/O) A B T6 Vcc T3 T4 T1 T2 T5 (1)保持状态： 保持“0”状态： T1导通 → A低 ↑ ↓ B高 ← T2截止 D D 位线2 字线 位线1 3.2 主存储器的基本结构和操作 3.2.1 SRAM存储器基本存储元的存储原理 下图为MOS六管静态存储元电路图: X地址 译码线 … … Y地址译码线 图3.4 六管SRAM存储元件电路图 T7 T8 (I/O) (I/O) A B T6 Vcc T3 T4 T1 T2 T5 (1)保持状态： 保持“1”状态： T2导通 → B低 ↑ ↓ A高 ← T1截止 D D 位线2 字线 位线1 3.2 主存储器的基本结构和操作 3.2.1 SRAM存储器基本存储元的存储原理 下图为MOS六管静态存储元电路图: X地址 译码线 … … Y地址译码线 图3.4 六管SRAM存储元件电路图 T7 T8 (I/O) (I/O) A B T6 Vcc T3 T4 T1 T2 T5 (2)写入状态(X、Y译码线均为高电平，即T5、T6、T7、T8均导通)： 写“0”： 位线2为高电平→ B高 →T1导通 位线1为低电平→ A低 →T2截止 D D 位线2 字线 位线1 3.2 主存储器的基本结构和操作 3.2.1 SRAM存储器基本存储元的存储原理 下图为MOS六管静态存储元电路图: X地址 译码线 … … Y地址译码线 图3.4 六管SRAM存储元件电路图 T7 T8 (I/O) (I/O) A B T6 Vcc T3 T4 T1 T2 T5 (2)写入状态(X、Y译码线均为高电平，即T5、T6、T7、T8均导通)： 写“1”： 位线2为低电平→ B低 →T1截止 位线1为高电平→ A高 →T2导通 D D 位线2 字线 位线1 3.2.2 主存储器的组成 地址 译码 驱动 存储体 阵列 I/O电路 读写控制电路 地址线 读写控制信号 数据线 图3.5 主存储器结构框图 1、存储体阵列 *记忆元件(记忆单元):能存放并保持1位二进制数的元件. *存储单元:由若干个记忆元件组成,单元按行、列排列成十分规整的阵列. *存储体:是存储单元的集合. 0 1 2 n-1 0 1 2 n-1 0 1 2 n-1 … … … … … … … … 字选线0 字选线1 字选线m 0 位线1 位线2 位线 n-1 图3.6 存储体阵列 注意:从芯片的规格可知其容量 4K × 1 存储单元数 字长,即一个存储单元的位数 位线0 3.2.2 主存储器的组成 2.地址译码驱动电路 (1)地址译码器:把CPU给定的地址编码翻译成能驱动指定存储单元的控制信息. (n----2n) 1 1 A0 A1 字选线W00 字选线W01 字选线W10 字选线W11 A0A0A1A1 图3.7 2：4译码器 (2)地址译码系统设计 一维编址存储阵列(单译码方式)：每一个存储单元由一条字选线驱动的存储体,用于小容量存储器.缺点：当地址线根数较大时,译码器的输出线量大增加硬件复杂性