第1章 二进制加法电路.ppt

微型计算机(MC)的组成如下图，由微机组成俯视全书构成，了解微机原理讲述的主要内容。 * * * * * * * 微型计算机原理及应用 主讲教师： 郭依正 联系方式： Email：503505723@ 考核方式：笔试 课时安排：每周4节。 课程性质：专业基础课，承上启下 课程的特点：偏重硬件，软硬件结合 先修课程：数字电路、汇编语言。 南京师范大学泰州学院 微机原理 外部设备 微处理器 (CPU) 存储器 输入/输出 接口电路 数据总线 控制总线 地址总线 2 存储器 半加器电路 二进制数加法电路 全加器电路 二进制数的加法 1 4 7 3 半加器及全加器符号 5 6 减法运算 可控加减电路 加法电路 1.1 二进制数相加 例1.1 两个二进制数相加的几个算式： 1.1 二进制相加 从以上几算式的分析可得出下列结论： ①两个二进制数A=A3A2A1A0，B=B3B2B1B0相加时，可以逐位相加。则从最右边第1位开始，各位是分别求出： A0+B0→C1S0 A1+B1+C1→C2S1 A2+B2+C2→C3S2 A3+B3+C3→C4S3 最后所得的和是：C4S3S2S1S0 ②右边第1位相加的电路要求： 输入量为两个，即A0及B0；输出量为两个，即S0及C1。 这样的一个二进制位相加的电路称为半加器(half adder)。 ③从右边第2位开始，各位对应相加时的电路要求： 输入量为3个，即Ai,Bi,Ci；输出量为两个，即Si,Ci+1。 这样的一个二进制位相加的电路称为全加器(full adder)。 1.2 半加器 仅考虑加数和被加数而不考虑低位进位的加法运算即为半加。能实现半加逻辑功能的电路即为半加器。 如果Ai、Bi是两个相加的1位二进制数，Si是半加和，Ci是半加进位，那么根据半加器的功能可列出如下表所示的真值表。 由真值表可直接写出逻辑表达式为 由此画出半加器的电路如右图所示。 1.3 全加器 不仅考虑加数和被加数，而且考虑低位进位的加法运算即为全加。能实现全加逻辑功能的电路即为全加器。加数、被加数和来自低位的进位三者中，如果1的个数为奇数则其和为1；如果1的个数多于1个，则要向其高位的进位为1。所以可以直接写出逻辑表达式。 如果用Ai、Bi表示A、B两个数中的第i位，用Ci表示来自低位（第i-1位）的进位，用Si表示全加和，用Ci+1表示送给高位（第i+1位）的进位，那么全加器的逻辑表达式为 由此画出全加器的电路如右图所示。 1.4 半加器及全加器符号 半加器及全加器的逻辑符号如下图所示。 1.5 二进制数的加法电路 设A=1010B=10,B=1011B=11 则可安排如下图所示的加法电路。 A与B相加，写成竖式算法如右下： 即其相加结果为S=10101。 从加法电路，可看到同样的结果： S=C4S3S2S1S0=10101B 1.6 二进制数的减法运算 在微型计算机中，没有专用的减法器，而是将减法运算改变为加法运算。其原理是：将减号及减数B视为负数，再与被减数A相加，即： A-B=A+(-B) 其和(如有进位的话，则舍去进位)就是两数之差。当符号数采用补码表示时，就可以将减法运算转换为加法运算。 补码求法： 正数的补码，符号位为0，其余位为其数值 负数的补码为该负数绝对值的补数（即将其连同符号位按位取反加1） 105及-105的8位补码 例1.2 求8-4 解：因为 8=1000B 4=0100B -4=1100B 于是 8-4 =1000B+1100B =1 0100 =0100B =4 1.6 二进制数的减法运算 例1.3 求0FH-0AH （即求15减10之差） 解：因为 0FH=0000 1111B 0AH=0000 1010B -0AH=1111 0110B 所以 0FH-0AH =1 0000 0101B =0000 0101B =5 1.6 二进制数的减法运算 例1.4 求64-10 解：因为 64-10=64+(-10) 64=40H=0100 0000B 10=0AH=0000 1010B -10=1111 0110B 做减法运算过程如下： 做加法运算过程如下：