湘潭大学 计算机组成与原理 算术逻辑单元ALU设计 实验报告.pdf

湘 潭 大 学 实 验 报 告 课程名称 计算机原理与设计 实验名称 算术逻辑单元ALU设计实验 页数 专业 班级 同组者姓名 无 组别 学号 姓名 实验日期 一、 实验目的 a) 理解算术逻辑单元 ALU 的工作原理。 b) 掌握算术逻辑单元 ALU 的设计方法。 c) 验证 32 位算术逻辑单元 ALU 的加、减、与、移位功能。 d) 按给定数据，完成几种指定的算术和逻辑运算。 二、 实验要求 1、做好实验预习，掌握运算器的数据传送通路和ALU 的功能特性，并熟 悉本实验中所用的控制台开关的作用和使用方法。 2、写出实验报告，内容是： ①实验目的； ②按理论分析值填写好表 1-2、表 1-3，给出对应的仿真波形。 ③列表比较实验数据（2）的理论分析值与实验结果值；并对结果进行分 析。实验结果与理论分析值比较，有没有不同？为什么? ④通过本实验，你对运算器 ALU 有何认识，有什么心得体会？ 三、 实验原理 算术逻辑单元 ALU 的设计如图 1-1 所示。其中运算器 addsub32 能实现 32 位的加减运算。参加运算的两个 32 位数据分别为 A[31..0]和 B[31..0]， 运算模式由 aluc[3..0]的 16 种组合决定，而 aluc[3..0]的值由 4 位 2 进制 计数器 LPM_COUNTER 产生，计数时钟是 Sclk （图1-1）；r[31..0]为输出 结果，Z 为运算后的零标志位。ALU 功能如表 1-1 所示。 表 1-1 ALU 的运算功能 选择端 aluc ALU 功能 3 2 1 0 * 0 0 0 R = A加B * 0 0 1 R = A与B * 0 1 0 R = A ⊕ B * 1 0 0 F = A - B * 1 0 1 R = A + B * 1 1 0 R = 将B逻辑左移16位 0 0 1 1 R = B逻辑左移A [4..0]位 0 1 1 1 R = B逻辑右移A [4..0]位 1 1 1 1 R = B算数右移A[4..0]位 注 1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加 四、 实验内容 1．用Verilog HDL 实现输入暂存器 lpm_latch 的功能，及模式选择计数器 LPM_COUNTER 的功能。 2．用 Verilog HDL 表达整个 ALU 实验电路的功能，对电路进行