八位二进制累加器精要.docx

电工电子技术课程设计 设计题目：八位二进制累加器 学院：机电学院 姓名：任学晶 学号指导老师：李屹 北京工业大学 2016年05月12号 摘 要 随着社会的发展，在生活和生产中，我们经常要用到二进制累加问题，为了提高运算速度，更大的节约时间，所以我做了这个八位二进制累加器来进行二进制的累加，主要内容为加法器和寄存器及一些简易的电容电阻等器件，来实现八位二进制的累加问题，这样就可以把复杂的问题具体化，从而提高生产与学习效率，极大地节约时间。 关键词：二进制 累加器 目 录 一．课题名称 …………………………………………………………… 二．主要功能(简要说明) ……………………………………………… 三．电路原理图 ………………………………………………………… 四. 工作原理分析 ……………………………………………………… 1.电路组成 ………………………………………………………… 2.单个元器件性能 ………………………………………………… 五. 电路工作原理及multisim仿真和结果分析：…………………… 六. 元器件选择（元器件明细表和参考价格，电路成本估算）…… 七．电路的制作与实验测试 …………………………………………… 1.电路排布 ………………………………………………………… 2.电路焊接 ………………………………………………………… 3.电路的检查及测试 ……………………………………………… 4.调试结果 ………………………………………………………… 八．线路的改进意见：…………………………………………………… 九．思考题……………………………………………………………… 十．课程设计的收获和体会……………………………………………… 十一．参考文献…………………………………………………………… 一．课题名称： 8位二进制累加器 二．主要功能(简要说明)： ? 该电路将K3，K4设定的8位二进制数与74LS273中锁存的数相累加，并将结果通过发光二极管D1~D8显示出来。K1为累加键，每按以此累加一次。K2为清零键，用于将累加和清零。 三．电路原理图： 四. 工作原理分析 1、电路组成：如图1所示，整个电路由一个8位高速寄存器、两个4位二进制全加器及一些电阻、电容、发光二极管组成，实现8位二进制累加器的功能。 2、单个元器件的性能 (一).74LS273 8位高速寄存器 (1). 74LS273是8位高速寄存器。寄存器内有八个共用时钟信号的D型触发器，寄存器有异步主复位信号输入端（低电平有效）。这种芯片为20脚封装，引线之间距离为0.3ft 其特点如下： ?8位高速寄存器；?数据并行寄存；共用时钟信号和主复位信号；输入箝位二极管限制端口高速效应?。 ? (2)．引脚符号名称 符号 名???????????????称 负载参数 高电平 低电平 ?CLK 时钟信号(上升沿触发)输入端 0.5 U.L 0.25 U.L ?D 数据输入端 0.5 U.L 0.25 U.L ?CLR 主复位信号(低电平有效)输入端 0.5 U.L 0.25 U.L ?Q 寄存器输出端 10U.L 5(2.5) U.L ? (3). 真值表 ?CLR ?CLK ?D ?Q L X X L H ?上升沿 H H H ?上升沿 L L ?注：H=逻辑高电平；L=逻辑低电平; X=任意值. (4).74LS273引脚图 (5). 简要分析说明： 74LS273是公用时钟信号和主复位信号的8位并行数据寄存器。 当输入端为低电平时，Q输出端为低电平且与其他输入端无关。在时钟信号由低电平向高电平跳变时刻，达到规定的建立时间和保持时间要求的D端输入数据将被传送到Q输出端。 ?74LS273引脚图及功能：74LS273是8位数据/地址锁存器，是一种带清除功能的8D触发器，1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。 (二). 74LS283 4位二进制全加器。 (1.) 74LS283是4位二进制全加器。 其性能与特点如下： ? 有四个“和”输出端及一个平行进位输出端; 主要用于二进制加法单元; 采用16条外引线封装。 (2). 原理分析：如图所示，74LS283 是4位二进制全加器，能够计算4位加法。 分别为各自由低向高的四位输入， 为四位和输出 (3). 真值表 如下 ? 输入 输出 ? ? ? ? ? 0 0 0 0 0 1 0 0 0 1 0 1