数字逻辑第六章3.ppt

Chapter 6 Combinational Logic Design Practices(组合逻辑设计实践) Documentation Standard and Circuit Timing (文档标准和电路定时) Commonly Used MSI Combinational Logic Device (常用的中规模组合逻辑器件) 期中考试 时间：5月8日 (周六) 晚上 范围：第二章、第三章、第四章、第六章内容及有关补充内容 Decoder (译码器) Cascading Binary Decoders (译码器的级联) Realize a Logic Circuit by Using Decoder (利用译码器实现逻辑电路) BCD Decoder ( 二－十进制译码器 ) Seven-Segment Decoders(七段显示译码器) 用译码器和逻辑门实现逻辑函数 第六章 作业（四版） 6.20 (a) (c) (e) 6.31 6.32 6.33 6.41 6.43 6.38 6.39 6.47 第五章 作业 5.19(6.20) (a) (b) (c) 5.82(6.43) 5.85(6.41)用MSI和SSI设计 5.31(6.31) 5.32(6.32) 5.34(6.33) 5.36（6.38） 5.37(6.39) 5.40(6.47) 6.5 Encoder（编码器） 6.5 Encoder（编码器） 6.5 Encoder（编码器） Priority Encoder(优先编码器) Priority Encoder(优先编码器) Priority Encoder(优先编码器) 6.6 Three-State Devices (三态器件) Three-State Buffer (Three-State Driver) [ 三态缓冲器（三态驱动器）] 6.6 Three-State Devices (三态器件) 6.6 Three-State Devices (三态器件) 6.6 Three-State Devices (三态器件) 6.7 Multiplexer（多路复用器） Digital Switch, Multi-Switch, Data Selector (又称数据开关、多路开关、数据选择器) （缩写：MUX） Under Select Controlling Signals, Select One of the Multi-Inputs to the Output (在选择控制信号的作用下， 从多个输入数据中选择其中一个作为输出。) 6.7 Multiplexer（多路复用器） Expanding Multiplexers(扩展多路复用器) Expanding Bit (扩展位) How to Realize 8-Input, 16-bit Multiplexer? (如何实现8输入，16位多路复用器？) From 8-Input, 1-bit to 8-Input, 16-bit (由8输入1位?8输入16位) Need 16 74x151, Each Chip Process 1-bit (需要16片74x151， 每片处理输入输出中的1位) Expanding Multiplexers(扩展多路复用器) Expanding Bit (扩展位) Select-Inputs Connect to C,B,A of Each Chip (选择端连接到每片的C,B,A) Note: The Fanout Ability of Select field (注意：选择端的扇出能力) （驱动16个负载） Expanding Multiplexers(扩展多路复用器) Expanding Inputs (扩展数据输入端的数目) How to realize 32-Input, 1-bit Multiplexer (如何实现32输入，1位多路复用器？) Inputs from 8 to 32, Need 4 chips ( 数据输入由8?32，需4片) How to control Select Inputs ----- By High bit plus Low bit. ( 如何控制选择输入端？ —— 分为：高位＋低位) Expanding Multiplexers(扩展多路复用器) Expanding Inputs (扩展数据输入端的数目) 如何实现32输