Verilog HDL数字设计教程 教学课件 贺敬凯 全书 第7章 Verilog HDL可综合设计举例.pdf

第7章 Verilog HDL可综合设计举例  7.1 跑马灯控制器设计  7.2 8位数码扫描显示电路设计  7.3 数控分频器的设计  7.4 乐曲硬件演奏电路设计  7.5 数字跑表和数字钟设计  7.6 Verilog HDL状态机A/D采样控制电路  7.7 交通控制器设计  7.8 空调控制器设计  7.9饮料自动售卖机设计  7.10 小结 7.1 跑马灯控制器设计 设计要求： 共8个LED灯，连成一排。要求实现几种灯的组合显示。具体要求如下： （1）模式1：先奇数灯即第1/3/5/7灯亮0.25s，然后偶数灯即第2/4/6/8灯 亮0.25s；依次类推。 （2 ）模式2 ：按照1、2、3、4 、5、6、7、8的顺序依次点亮所有灯，间 隔0.25s；然后再按1、2、3、4 、5、6、7、8的顺序依次熄灭所有灯，间隔 0.25s 。 （3 ）模式3：按照1/8、2/7、3/6、4/5 的顺序依次点亮所有灯，间隔 0.25s，每次同时点亮两个灯；然后再按照1/8、2/7、3/6、4/5 的顺序依次熄 灭所有灯，间隔0.25s，每次同时熄灭两个灯。 （4 ）以上模式可以选择。 7.1 跑马灯控制器设计 7.1 跑马灯控制器设计 7.1 跑马灯控制器设计 图7-3 跑马灯仿真波形图 7.1 跑马灯控制器设计 图7-4 引脚锁定情况 7.1 跑马灯控制器设计 扩展部分： 请读者思考其他LED显示方式，并实现之。 例如：先循环左移，再循环右移 （任一时刻只有一个LED灯亮），然后从 两头至中间（任一时刻只有两个LED亮），之后不断重复以上行为。 7.2 8位数码扫描显示电路设计 设计要求： 共8个数码管，连成一排，要求可以任意显示其中一个 或多个数码管。具体要求如下： （1）依次选通8个数码管，并让每个数码管显示相应的 值，比如：让每个数码管依次显示13579BDF 。 （2 ）要求能在实验台上演示出数码管的动态显示过程。 7.2 8位数码扫描显示电路设计 图7-5共阴数码管及其电路 7.2 8位数码扫描显示电路设计 图7-6 8位数码扫描显示电路 7.2 8位数码扫描显示电路设计 Dec7S:inst2 GenBS:inst1 SM_in[3..0] SM_in[3..0] SM_7S[6..0] SM_7S[6..0] clk clk SM_B[7..0] SM_B[7..0] 图7-7 数码管顶层模块框图 7.2 8位数码扫描显示电路设计 图7-8 数码管仿真波形图 7.2 8位数码扫描显示电路设计 图7-9 引脚锁定情况 7.2 8位数码扫描显示电路设计 扩展部分： 读者尝试完成以下几种显示方式： （1）8个数码管同时显示，8个段依次显示，即a、b、c、 d、e、f 、g、dp依次显示，每个段持续显示时间为0.25s时 间。