第五章EDA幻灯片课件.ppt

5．4．1 在系统可编程模拟器件的电路结构 （4）输出放大器 ispPAC30 有 两 个 输 出 放 大 器(OA)。 放 大 器 的 输 出 范 围 从 0V 到＋5V 。 输 出 放 大 器 的 输 出 端 已 在 器 件 内 部 联 接 至 输 出 引 脚 。 输 出 可 以 联 接 至 任 意 一 个 输 入 仪 表 放 大 器 IA 或 MDAC 的 输 入。 每 个OA 都 可 配 置 成 全 带 宽 放 大 器 、 低 通 滤 波 器 、 积 分 电 路 或 者 比 较 器 。 * 5．4．1 在系统可编程模拟器件的电路结构 4．IspPAC80 的结构与原理 ispPAC80可实现五阶、连续时间、低通模拟滤波器。无需外部元件或时钟。在PAC-Designer 设计软件中的集成滤波器数据库提供数千个模拟滤波器，频率范围从50kHz到750kHz。可对任意一个五阶低通滤波器执行仿真和编程，滤波器类型为：Gaussian、Bessel、Butterworth、Legendre、两个线性相位等纹波延迟误差滤波器（Linear Phase Equiripple Delay Error filter），3个Chebyshev，12个有不同脉动系数的Elliptic滤波器。 * 5．4．1 在系统可编程模拟器件的电路结构 ispPAC80内部结构如下图所示，内含一个增益为1、2、5或10可选的差分输入仪表放大器（IA），和一个多放大器差分滤波器PACblock，此PACblock包括一个差分输出求和放大器（OA）。通过片内非易失E2CMOS可配置增益设置和电容器值。器件配置由PAC-Designer软件设定，经由JTAG下载电缆下载到ispPAC80。 * 5．4．1 在系统可编程模拟器件的电路结构 5．ispPAC81 的结构与原理 与ispPAC80器件极为相似，ispPAC81器件亦是用于实现五阶、连续时间、低通模拟滤波器。所不同的是用ispPAC81可实现更低频率的滤波器，其频率范围从10kHz到75kHz。PAC-Designer 1.3版本的软件支持ispPAC81器件，其设计操作与ispPAC80器件基本相同。 其内部结构如下图所示。 * 5．5 可编程逻辑器件的设计流程 可编程逻辑器件的设计是指利用开发软件和编程工具对器件进行开发的过程。它包括设计准备、设计输入、设计处理和器件编程四个步骤以及相应的功能仿真、时序仿真和器件测试三个设计验证过程。如下图所示。 * 5．5 可编程逻辑器件的设计流程 1．设计准备 在对可编程逻辑器件的芯片进行设计之前，设计者要根据任务的要求，进行功能描述及逻辑划分，按所设计任务的形式划分为若干模块，并画出功能框图，确定输入和输出管脚。再根据系统所要完成功能的复杂程度，对工作速度和器件本身的资源、连线的可布通性等方面进行权衡，选择合适的设计方案。在前面已经介绍过，数字系统的设计方法通常采用从顶向下的设计方法，这也是基于芯片的系统设计的主要方法。由于高层次的设计与器件及工艺无关，而且在芯片设计前就可以用软件仿真手段验证系统可行性，因此它有利于在早期发现结构设计中发现错误，避免不必要的重复设计，提高设计的一次成功率。自顶向下的设计采用功能分割的方法从顶向下逐次进行划分，这种层次化设计的另一个优点是支持模块化，从而可以提高设计效率。 * 5．5 可编程逻辑器件的设计流程 2．设计输入 设计者将所设计的系统或电路以开发软件要求的某种形式表现出来，并过程称为设计输入。设计输入通常有以下几种方式。 （1）原理图输入方式 这是一种最直接的输入方式，它使用软件系统提供的元器件库及各种符号和连线画出原理图，形成原理图输入文件。这种方式大多用在对系统及各部分电路很熟悉的情况，或在系统对时间特性要求较高的场合。当系统功能较复杂时，输入方式效率低，它的主要优点是容易实现仿真，便于信号的观察和电路的调整。 * 5．5 可编程逻辑器件的设计流程 （2）硬件描述语言输入方式 硬件描述语言用文本方式描述设计，它分为普通硬件描述语言和行为描述语言。 普通硬件描述语言有ABEL-HDL、CUPL等，它们支持逻辑方程、真值表、状态机等逻辑表达方式，目前在逻辑电路设计中已较少使用。 行为描述是目前常用的高层次硬件描述语言，有VHDL和Verlog-HDL等，它们都已成为IEEE标准，并且有许多突出的优点：如工艺的无关性，可以在系统设计、逻辑验