东北大学EDA数字系统设计课件第一章改课件.ppt

软核通常以可综合的HDL源代码的形式出现，因此具有较高的灵活性。其应用和开发过程与普通的HDL 设计实现系统也十分相似 , 只是所需的开发软硬件环境比较昂贵。软核的设计周期短 , 设计投入少。由于不涉及物理实现 , 为后续设计留有很大的发挥空间 , 增大了 IP 的灵活性和适应性。其主要缺点是缺乏对时序、面积和功耗的预见性。在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软核修正 , 在性能上也不可能获得全面的优化。 1.软核 硬核提供设计的最终阶段产品——掩模。硬核的设计与工艺已完成而不能更改。它的产品有存储器、模拟电路和总线器件等。设计越细化，后续工序所需要做的事情就越少，当然，灵活性也就越小。不同的用户可以根据自己的需要订购不同的 IP核 产品。用户得到的硬核仅是产品功能而不是产品设计，因此，硬核的设计与制造厂商能对它实行全权控制，它的知识产权的保护也较简单。 由于通信系统越来越复杂 , PLD 的设计也更加复杂 , 这增加了市场对 IP 核的需求。各大 FPGA/CPLD 厂家继续开发新的IP商品, 并且开始提供硬件IP,将一些功能在出厂时就固化在芯片中。 2. 硬核 固核是一种介于软核与硬核之间的，完成了综合的功能块。它有较大的设计深度 , 以网表文件的形式提交客户使用。它既不独立，也不固定，可根据用户要求作部分修改。固核允许用户重新定义关键的性能参数，内部连线表有的也可以重新优化，其使用流程同软核。如内部连线表不能优化时，使用流程与硬核相同。如果客户与固核使用同一个 IC 生产线的单元库 , IP应用的成功率会高得多。 3. 固核 1.7.1 可编程逻辑器件的发展趋势 1.7 EDA技术的发展趋势 可编程逻辑器件集成度随着半导体制造工艺的发展而进步。从最初的单片集成度几百门到现在的单片集成度数百万门。制造工艺从0.25um到65nm，例如Xilinx公司的Virtex-5 LX系列FPGA就是采用先进的65nm CMOS工艺制造的FPGA。高端高密度的FPGA不但具有实现MCU的能力，还可以实现DSP信号处理器，已经具备了片上系统 (SOC) 集成的能力。可编程逻辑器件的速度也在不断提高，例如Altera公司的Stratix?II?系列器件中的速度等级（-3）芯片，可以实现500?MHz的内部时钟频率。 1．向高集成度、高速度的方向发展 集成技术的飞速发展，工艺水平的不断提高，节能潮流在全世界兴起，也为半导体工业提出了降低工作电压的发展方向。可编程 ASIC 产品已成为电子系统的重要组成部分， 也不可避免地向 3.3 V → 2.5V → 1.8 V 的标准靠拢，以便适应其他数字器件，扩大应用范围，满足高速节能的需求。 2. 向低电压、低功耗的方向发展 伴随着器件的集成度提高，单片容量可设计逻辑越来越多，为了提高设计速度和系统性能，在一些FPGA芯片中集成一定功能的硬核，设计者可以利用这些硬核与其它设计资源结合完成设计，这将是可编程逻辑器的又一个发展方向。 3. 向软核、硬核混合的结构方向发展 随着电子类产品的不断进步和半导体制作工艺的发展，愈来愈多的设计需求把数字电路与模拟电路相结合，可编编程逻辑器件势必适应市场的需求，集成一定数量的可编程模拟器件，更加有助于实现数字与模拟的混合设计。 4．向模拟和数字混合电路的方向发展 1.7.2 EDA软件开发工具的发展趋势 从EDA工具的现状可以看到，用于数字电路设计的 EDA 工具发展速度远比用于模拟电路设计的 EDA 工具快，其主要原因在于实现模拟集成电路的EDA工具要比实现数字集成电路的EDA工具更为复杂，更为重要的原因在于对于模拟集成电路集成大量的电阻、电感和电容比较困难，特别是比较大电感量的电感和电容量的电容。 虽然实现模拟集成电路的开发工具的难度较大,但是大多数物理量本身多以模拟形式存在 , 实现高性能的复杂电子系统的设计离不开模拟信号。近几年, EDA工具厂商都比较重视数模混合信号设计工具的开发，比如Lattice公司已经推出了PAC Designer开发工具用于开发可编程模拟器件。对数字信号的语言描述 , IEEE 已经制定了VHDL和Verilog VHDL标准,而对模拟信号的语言正在制定AHDL标准。 此外，还提出了对微波信号的MHDL描述语言。 1. 具有混合信号处理能力的 EDA 工具 电子系统设计的仿真过程分为两个阶段 : 一个阶段是设计前期的系统级仿真，也称为功能仿真；另一个阶段是设计过程中的电路级仿真，也称为时序仿真。前者主要验证系统的功能；而后者主要验证系统的性能，决定怎样实现设计所需的精度。在整个电子设计过程中，设计仿真通常需要占用较大的精力。为此，提高仿真效率，提高仿真的有效性、精度等问题将是仿真工具的发展