东北大学EDA课程设计数字钟.pdf

课 程 设 计 报 告 设计题目：用VHDL语言实现数字钟的设计 班 级： 学 号： 姓 名： 指导教师：李世平 设计时间：2016年1月 摘 要 随着信息时代的发展，EDA产业已经成为电子信息类产品的支柱。EDA设计 技术的基本流程是设计者按照“自上而下”的设计方法，对整个系统进行方案设 计和功能划分。对于硬件描述语言的选择，VHDL具有更强的行为描述能力，使 其能够避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统。它将一 项设计实体分成外部和内部，在对一个设计实体定义了外部界面后，一旦其内部 开发完成后，其他的设计就可以直接调用这个实体。 本设计采用VHDL语言完成数字时钟系统的设计，实现数字时钟的基本功能。 设计采用了元件例化的方法，其中功能划分为：计时、闹钟、显示以及状态控制。 计时模块采用计数器实现年月日、时分秒以及星期的计时，其中包含平闰年以及 不同月份的区分。闹钟模块实现按照输入时间报时的功能。显示模块则用数码管 输出相应数字并且完成24和12进制的转换。状态控制用状态机的思想完成整个 系统状态的转换、控制。 关键词：VHDL语言、数字时钟、元件例化、计数器 目 录 一、课程设计目的 2 二、课程设计内容及要求 2 2.2 设计要求2 三、VHDL 程序设计3 3.1 方案论证3 3.2.1 主控模块的设计4 3.2.2 时分秒、年月的设计4 3.2.3 日期模块的设计5 3.2.4 星期模块的设计5 3.2.5 显示模块的设计5 3.2.6 闹钟模块的设计6 四、仿真验证 7 4.1 正常置数与计数7 4.2 星期的显示 7 4.3 闹钟7 4.4 十二进制和二十四进制8 五、课程设计总结 8 六、参考文献 9 1 一、课程设计目的 掌握利用可编程逻辑器件和EDA设计工具进行电子系统设计的方法。 二、课程设计内容及要求 2.1 设计任务 （1）VHDL程序设计、输入——在EDA开发平台上用VHDL描述系统的功能 （2）逻辑综合——将源程序编译后，为设计系统选择一个电路实现方案， 按照这个方案进行逻辑综合和优化，生成1个电路网表文件 （3）功能仿真——检查自己的设计是否达到和完成要求的逻辑功能 （4）设计实现——布局、布线及配置，最后生成可以写到芯片中的目标文 件 （5）时序仿真——是适配到选定的芯片后进行的仿真，它模拟芯片的实际 动作，仿真时间模型严格将门级延时计算在内，可以分析出竞争与冒险，时序仿 真验证过的电路与实际电路基本上一致。 （6）器件编程——对器件编程下载 （7）测试 2.2 设计要求 设计实现一个具有带预置数的数字钟，具有显示年月日时分秒的功能。用6 个数码管显示时分秒，set按钮产生第一个脉冲时，显示切换年月日，第2个脉 冲到来时可预置年份，第3个脉冲到来时可预置月份，依次第4、5、6、7个脉 冲到来时分别可预置日期、时、分、秒，第 8个脉冲到来后预置结束，正常工 作，显示的是时分秒。Up为高电平时，upclk有脉冲到达时，预置位加 1.否则 减1. 在基本内容的基础上可以自己自由发挥，增加功能或者完善性能等。 2 三、VHDL 程序设计 3.1 方案论证 在设计方法上选