EDA技术实用教程课后习题答案.docx

第一章 综合在电子设计自动化中的地位是什么 答：是核心地位（见图

EDA技术与ASIC设计和FPGA开发有什么关系

答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现

这一途径的主流器件。FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。FPGA和CPLD的应用是EDA技术

有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。

与软件描述语言相比，VHDL有什么特点 P6

答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器

代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。综合器将VHDL

程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬

件环境；具有相对独立性。综合器在将 VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具

有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约

束条件，选择最优的方式完成电路结构的设计。

l-3什么是综合有哪些类型综合在电子设计自动化中的地位是什么

什么是综合答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层

次的便于具体实现的模块组合装配的过程。

有哪些类型答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。(2)从算法表示转换到寄存器

传输级(RegisterTransportLevel，RTL)，即从行为域到结构域的综合，即行为综合。(3)从RTL级表示转换到逻

辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表

文件，可称为版图综合或结构综合。

1-3）。综合器具有更复杂的工作环境，综合器

在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综

合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。

在EDA技术中，自顶向下的设计方法的重要意义是什么 P7~10答：在EDA技术应用中，自顶向下的设计方法，就是在整个设计

流程中各设计环节逐步求精的过程。

IP在EDA技术的应用和发展中的意义是什么 P11~12

答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。

第二章

叙述EDA的FPGA/CPLD设计流程。 P13~16

答：1.设计输入(原理图/HDL文本编辑)；2.综合；3.适配；4.时序仿真与功能仿真；5.编程下载；6.硬件测试。

IP是什么IP与EDA技术的关系是什么 P24~26

IP是什么答：IP是知识产权核或知识产权模块，用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。

IP与EDA技术的关系是什么答：IP在EDA技术开发中具有十分重要的地位；与EDA技术的关系分有软IP、

固IP、硬IP：软IP是用VHDL等硬件描述语言描述的功能块，并不涉及用什么具体电路元件实现这些功能；软IP

通常是以硬件描述语言HDL源文件的形式出现。固IP是完成了综合的功能块，具有较大的设计深度，以网表文件

的形式提交客户使用。硬IP提供设计的最终阶段产品：掩模。2-3叙述ASIC的设计方法。 P18~19

答：ASIC设计方法,按版图结构及制造方法分有半定制(Semi-custom)和全定制(Full-custom)两种实现方法。

全定制方法是一种基于晶体管级的，手工设计版图的制造方法。

半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设 的。

计周期，降低设计成本，提高设计正确率。

半定制法按逻辑实现的方式不同，可再分为门阵列法、标准单元法和可编程逻辑器件法。

FPGA/CPLD在ASIC设计中有什么用途 P16,18

答：FPGA/CPLD在ASIC设计中，属于可编程ASIC的逻辑器件；使设计效率大为提高，上市的时间大为缩短。

简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具，及其在整个流程中的作用。 P19~23

答：基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具有：设计输入编辑器（作用：接受不同的设计输

入表达方式，如原理图输入方式