第6章时序逻辑电路6.4时序逻辑电路的设计方法.ppt

5.4 时序逻辑电路的设计方法;三 状态分配;同步时序逻辑电路设计过程框图如图5.4.1所示。;由于M＝13,故应取n=4，取其中的13个状态，不能再简化。按十进制数取0000～1100十三个状态;其各输出次态的卡诺图如下;则可写出电路的状态方程和输出方程为;则可得出各触发器的驱动方程为;由驱动方程可画出十三进制计数器的逻辑电路，如图5.4.2所示;最后，检查能否自启动，其状态转换图如下;例5.4.2 设计一个串行数据检测器。对它的要求是：连续输入3个或3个以上的1时输出为1,其它情况下输出为0.;其化简后状态图为;化简后电路的状态方程为;其状态转换图为;则其状态转换表为;设S0、S1和S2分别用00、01和10表示，则取触发器的位数为M＝3;若选用D触发器，则电路的状态方程为;电路的状态转换图为;* 5.4.2 时序逻辑电路的自启动设计;各个输出端的卡诺图为;注意：;则驱动方程为;它的状态转换图为;例5.4.5 设计一个能自启动的3位环形计数器。要求它的有效循环状态为100→010 →001 →100.;则最简的电路状态方程为;由下面的状态表可以看出;应该修改状态方程，以实现自启动;修改后电路的状态方程为;*5.4.3异步时序逻辑电路的设计方法;由于对应十个状态是必不可少的，因此不需进行化简。;为了得到电路的状态方程，应做出电路次态的卡诺图。由状态转换表可得;则由各输出端次态的卡诺图可得出电路的状态方程为;故可写出电路的驱动方程为;根据状态表可写出借位输出方程为;由状态转换图可知此电路是可以自启动的。