eda技术第1讲eda技术的发展及大规模可编程逻辑器件.ppt

Byteblaster MV 下载线 2). CPLD 的编程方案 PC 机 JTAG 编程端口 CPLD PC 机 isp 编程端口 CPLD 编程适配电路 编程适配电路 JTAG 编程信号： TCK 、 TDO 、 TMS 、 TDI CPLD 内带有 EEPROM ， 掉电后信息 也不会丢失 ，只需将软 件设计好的 程序直接下 载到芯片中 就可以。 ? a.CPLD 的 JTAG 方式编程 CPLD 编程下载连接图 TCK 、 TDO 、 TMS 、 TDI 为 CPLD 的 JTAG 口 对 CPLD 编程 多 CPLD 芯片编程连接方式 CPLD 的多芯片编程 b.CPLD 的 isp 方式编程 ? ispLSI 器件的编程采用 E 2 CMOS 元件来存储数据，编程 时通过行地址和数据位对 E 2 CMOS 元件寻址。编程的寻 址和移位操作由地址移位寄存器和数据移位寄存器完成。 两种寄存器都按 FlFO （先入先出）的方式工作。 ? 由于器件是插在目标系统中或线路板上进行编程，因此 在系统编程 的关键是编程时如何使芯片与外部脱离。 CPLD isp --IN-SYSTEM-PROGRAMMABLE LATTICE 的 isp 下载方式 ISP 接口 EDA 技 术 第 1 讲 EDA 技术的发 展及大规模可编程逻 辑器件 电信工程系通信教研室 2010 年秋 薛转花 ? b.EDA 方法： 自上而下 （ top-down ）的设计方 法，其方案验证与设计、 系统逻辑综合、布局布线、 性能仿真、器件编程等均 由 EDA 工具 一体化完成。 自上而下 是指将数字系统 的 整体逐步分解 为各个子 系统和模块，若子系统规 模较大，则换将子系统进 一步分解为更小的子系统 和模块，层层分解，直至 整个系统中各个子系统关 系合理，并便于 逻辑电路 级的设计和实现 为止。自 上而下设计中可 逐层描述， 逐层仿真，保证满足系统 指标。 系 统 规 格 设 计 功 能 级 描 述 功 能 级 仿 真 逻 辑 综 合 ， 优 化 ， 布 局 布 线 定 时 仿 真 ， 定 时 检 查 输 出 门 级 网 表 ASIC 芯 片 投 片 ， PLD 器 件 编 程 ， 测 试 ? 2). 传统设计方法和 EDA 方法的比较 EDA 技术极大的降低硬件电路设计难度，提高设计效率， 是电子设计方法的质的飞跃。 传统方法 EDA 方法 1. 自下而上； 2. 通用的逻辑器件； 3. 系统硬件设计的后期进行 仿真和调试； 4. 主要设计文件是电原理图。 1. 自上而下； 2. 可编程逻辑器件； 3. 系统设计的早期进行仿真 和修改； 4. 多种设计文件，发展趋势 以 VHDL 描述语言为主； 5. 降低硬件电路设计难度。 ? 3.EDA 技术的主要内容 EDA 技术涉及面广，内容丰富从实用角度看，应该掌握如下四个方面的 内容： ? 1). 大规模可编程逻辑器件 可编程逻辑器件 PLD ( P rogrammable L ogic D evices) 现场可编程门阵列 FPGA ( F ield P rogrammable G ate A rray) 复杂可编程逻辑器件 CPLD( C omplex P rogrammable L ogic D evices) FPGA 和 CPLD 器件应用广泛，它们将随着 EDA 技术的发展而成为电子设 计领域的重要角色。 ? 2). 硬件描述语言 (HDL: Hardware Description Language) 常用的硬件描述语言有 VHDL 、 Verilog 、 ABEL 。 ? a. VHDL ( V ery-High-Speed-Integrated-Circuit H ardware D escription L anguage): 作为 IEEE( The I nstitute of E lectrical and E lectronics E ngineers) 的工业标准硬件描述语言，在电子工程领 域，已成为事实上的通用硬件描述语言。 ? b. Verilog ：支持的 EDA 工具较多，适用于 RTL 级和门电路级的描述， 其 综合过程较 VHDL 稍简单，但其在高级描述方面不如 VHDL 。 ? c. ABEL (A dvanced B oolean E xpression L anguage) ：一种支持各 种 不同输入方式的 HDL, 被广泛用于各种可编程逻辑器件的逻辑功能设计， ? 3). 软件开发工具 ? a. MAX +plusⅡ ：支持原理图、 VHDL 和 Verilog 语言文本文件以及 以波形与 EDIF 等格