数字电子技术基础复习材料..doc

第二章 逻辑代数基础 1、逻辑函数的表示方法 逻辑真值表、逻辑函数表达式、逻辑图、波形图、卡诺图和硬件描述语言等。其中真值表、卡诺图具有唯一性 2、真值表写出逻辑函数式 1、找出真值表中使 Y=1 的输入变量取值组合。 2、每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。 3、将这些变量相加即得 Y。 3、最小项m定义 m是乘积项 包含n个因子 n个变量均以原变量和反变量的形式在m中出现一次 4、最小项的性质 在输入变量任一取值下，有且仅有一个最小项的值为1。 全体最小项之和为1 。 任何两个最小项之积为0 。 两个相邻的最小项之和可以合并，消去一对因子，只留下公共因子。 ------相邻：仅一个变量不同的最小项 如 5、最大项的定义 M是相加项； 包含n个因子。 n个变量均以原变量和反变量的形式在M中出现一次 6、最大项的性质 在输入变量任一取值下，有且仅有一个最大项的值为0； 全体最大项之积为0； 任何两个最大项之和为1； 只有一个变量不同的最大项的乘积等于各相同变量之和。如：(A+B+C)(A+B+C′)=A+B 7、例题：逻辑函数最小项之和的形式 8、逻辑函数的卡诺图表示法 实质：将逻辑函数的最小项之和的以图形的方式表示出来 以2n个小方块分别代表 n 变量的所有最小项，并将它们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的（只有一个变量不同），就得到表示n变量全部最小项的卡诺图。 9、用卡诺图合并最小项的原则： ? 两个相邻最小项可合并为一项，消去一对因子 ? 四个排成矩形的相邻最小项可合并为一项，消去两对因子 ? 八个相邻最小项可合并为一项，消去三对因子 10、卡诺图化简的原则 化简后的乘积项应包含函数式的所有最小项，即覆盖图中所有的1。 乘积项的数目最少，即圈成的矩形最少。 每个乘积项因子最少，即圈成的矩形最大。 注：卡诺图化简结果不是唯一的 第三章 门电路 11、半导体二极管开关条件、特征 ? 正向压降大于0.7V，导通，正向压降小于0.7V，截止。 ? 正向导通电阻为0，反向内阻无穷大、导通后电压保持不变。 12、二极管与门 设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V 规定3V以上为1 ，0.7V以下为0 13、二极管或门 设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V 14、CMOS反向管的电压、电流传输特性 15、漏极开路的门电路（OD门） 注意！OD门工作时必须将输出经上拉电阻RL接到电源上 16、CMOS传输门 ·利用P沟道MOS管和N沟道MOS管的互补性可以接成如图所示的CMOS传输门 即C=1，C′=0导通 17、双极型三极管的开关特性 ? 因为在工作时有电子和空穴两种载流子参与导电过程，故称三极管为双极性型三极管 18、TTL反向器的电压传输特性 19、TTL反向器输入端经电阻接地时的等效电路 ·若输入端通过电阻接地，一般地， RP≤0.69KΩ时，构成低电平输入方式 ②当RP≥1.5KΩ时，构成高电平输入方式 20、集电极开路的门电路（OC门） 推拉式输出电路结构的局限性 ① 输出电平不可调 ② 负载能力不强，尤其是高电平输出 输出端不能并联使用 利用OC门同样能接成线与结构以及实现输出与输入之间的电平转换 OC门在工作时同样要在外接负载电阻与电源 21、怎样缩短传输门的延迟时间、提高开关的工作速度 ①使用抗饱和三极管 ②引入有源泄放电路 ③降低饱和深度 第四章 组合逻辑电路 22、组合逻辑电路的特点 ? 从功能上 时刻的输出仅取决于该时刻的输入，与电路原来的状态无关 ? 从结构上 不含记忆（存储）元件 23、组合逻辑电路的分析方法 ①路是输入到输出逐级写出逻辑函数式 ②化简 ③填写真值表 ④从真值表中得到电路逻辑功能 24、组合逻辑电路的设计方法 ①进行逻辑抽象 ②写出逻辑函数式 ③选定器件的类型 ④将逻辑函数式化简或变换成适当的形式 ⑤根据简化后的逻辑函数式画出逻辑电路的连接图 25、编码器 ①普通编码器 ②优先编码器（只对其中优先权最高的一个进行编码） 编码器在任何一个时刻都只能对一个编码信号进行编码 26、译码器 集成译码器实例：74HC138 最小项译码器 27、半导体数码管内部接法 ? 有阴极与阳极接法 28、用译码器设计组合