数字电子技术复习题..doc

一、填空题1. 二进制应的十六进制数为 ，十进制数为 。 2.3. 逻辑函数的函数=。4. TTL三态输出门电路有 低电平 、 高电平 、 高阻 三种状态。 5. 漏极开路(OD)门，多个OD门输出端并联到一起可实现 功能。. 锁存器是一种对脉冲 敏感的存储单元电路，而触发器是一种对脉冲 敏感的存储电路. 触发器有 个稳态，存储8位二进制信息要 个触发器。. J-K触发器的特性方程为： 。 9. 1011)2 = ( 262.54 )8 = ( B2.B )16。 10. 5421BCD码中的1001代表十进制数中的 6 。 11. 已知逻辑函数的对偶式为+，则它的原函数为。 12. T触发器的特性方程为： 。 13. 集电极开路(OC)门，多个O门输出端并联到一起可实现 功能。。 15 锁存器 是一种对脉冲敏感的存储单元电路，而是一种对脉冲敏感的存储电路逻辑函数，则它的原函数为。二、单项选择题 1．B ）是数字信号。 A．B．C．D．2. 以下代码中为无权码的为（ B ）。 A．8421BCD B．格雷码 C．2421BCD码 D．5421BCD 3. 以下门电路中常用于总线传输的（ A ）。 A．三态(TSL)门 B．集电极开路(OC)门 C．漏极开路(OD)门 D．CMOS与非门4.下列电路中，不属于组合逻辑电路的是（ C ）。 A. 译码器 B. 全加器 C.寄存器 D.编码器 5．，应使输入T=（ ）A．B．C．D．，则可完成（ D ）触发器的逻辑功能。 A. SR B. JK C. T D. 7. 把一个二进制计数器与一个九进制计数器串联可得到（ D ）进制计数器。 A. 2 B. 11 C. 9 D. 18 8. 一个五位的二进制加法计数器，由00000状态开始，问经过170个输入脉冲后，此计数器的状态为 。 A）00111 B）00101 C）01000 D）01010 9．B ）是数字信号。 A．B．C．D．B ）。 A．10 10B．0010 010C．10010D．1010以下门电路中常用于总线传输的（ ）。 A．三态(TSL)门 B．集电极开路(OC)门 C．漏极开路(OD)门 D．CMOS与非门N-1 B．N C．N+1 D．2N 14．对于JK触发器，欲使新态Qn+1=，应使输入J=K=（ ）A．B．C．D．2 B．3 C．4 D．10 16．一个五位的二进制加法计数器，由00000状态开始，问经过172个输入脉冲后，此计数器的状态为 。 A）00111 B）00101 C）01000 D）01100 三、判断题√，错误的打×） 1. 数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。（ √ ） 2. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ × ） 3. 由逻辑门构成的电路一定是组合逻辑电路。 （ × ） 4. 时序逻辑电路按照其触发器是否有统一的时钟控制分为序电路和序电路。（ √ ）5. 由或非门构成的基本SR锁存器，当R=S=0时，触发器的状态为不定。（ × ） 6. √ ） 7. 对JK触发器，在时钟信号CP为高电平期间，当J=K=1时，状态会翻转一次。（ × ） 8. 二进制异步加计数器若用上升沿触发的D触发器组成，则应将低位触发器的端与相邻高一位触发器的时钟信号CP相连。（ √ ） 9. 若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ √ ） . 逻辑函数F=+B+D的反函数=A（C+）。（ √ ）. 用数据选择器可实现时序逻辑电路。（ × ）12. 编码与译码是互逆的过程。（ √ ） 13. 格雷码具有任何相邻码只有一位码元不同的特性。（ √ ） . 用数据选择器可实现时序逻辑电路。（ × ） （√ ） . 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ √ ） . SR锁存器的约束条件RS=0表示不允许出现R=S=1的输入。（ √ ） √ ） 19. 若要实现一个可暂停的一位二进