数码管显示控制器设计.doc

数码管显示控制器的设计与实现 初始条件： 555定时器、74LS160计数器、74LS161计数器、74LS153数据选择器、74LS48译码器、74LS04非门与数码管、电阻、电容等相关元件。 要求完成的主要任务: 1、设计任务 根据已知条件，完成对的设计、装配与调试。 该设计的关键是对74LS153的强制置数的处理，设计要求产生奇数，实际上就是74LS153的1C1强制置1；要求产生偶数，实际上就是把74LS153的1C2强制置0；要求产生0-7的音乐符号，实际就是把74LS153的2C3强制置0；也就是说产生十进制的的计数一直是不变的，它内部的技术依然是0-9的计数，我们只是在外部改变了它的输出而已，因此我们这个方案采用一个最简易的方案：个74LS0一个74LS161和74LS153，一个555作脉冲产生之用，一片74LS48译码，一个七段数码管作显示。首先，用一个555构成多谐振荡器产生大约HZ的脉冲，脉冲可以74LS160正常工作循环产生0—9的十进制数作为74LS153的输入，用74LS161的低两位输出作为两个74LS153的地址输入控制其输出。74LS160每循环0—9一次就会产生进位输出为74LS161提供一个脉冲，使其计数一次，74LS161在此处做为一个四进制的计数器。在脉冲作用下，74LS161的低两位循环产生00、01、10、11从而使74LS153输出相应的十进制数再经74LS48译码0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列……如此周而复始，不断循环。 经以上的论证我们可知，这个方案在理论上分析是完全可行的，经我们仿真之后验证，此方案是完全可行的。 0001 0000 0000 0001 0011 0010 0001 0010 0101 0100 0000 0011 0111 0110 0001 0100 1001 1000 0010 0101 0011 0110 0100 0111 0101 1000 0110 1001 0111 通过上面的数列可发现如下规律：奇数列最末位都为1；偶数列最末位都为0,音乐数列的最高位都为0.因此该设计的关键是对74LS153的强制置数的处理，设计要求产生奇数，实际上就是74LS153的1C1强制置1；要求产生偶数，实际上就是把74LS153的1C2强制置0；要求产生0-7的音乐符号，实际就是把74LS153的2C3强制置0；也就是说产生十进制的的计数一直是不变的，它内部的技术依然是0-9的计数，我们只是在外部改变了它的输出而已用一个555构成多谐振荡器产生大约HZ的脉冲，脉冲可以74LS160正常工作循环产生0—9的十进制数作为74LS153的输入，用74LS161的低两位输出作为两个74LS153的地址输入控制其输出。74LS160每循环0—9一次就会产生进位输出为74LS161提供一个脉冲，使其计数一次，74LS161在此处做为一个四进制的计数器。在脉冲作用下，74LS161的低两位循环产生00、01、10、11从而使74LS153输出相应的十进制数再经74LS48译码0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列……如此周而复始，不断循环。 3.2电路的原理框图 3.3.2计数电路的设计与分析 该设计用到了74LS160和74LS161两个计数器，其中74LS160用来产生0～9的十进制数作为数据选择器的输入，74LS161的输出低两位作为数据选择器的地址选择其实是将其作为了一个四进制的计数器，循环产生00、01、10、11进而控制了数据选择器的输出，终使数码管按要求产生循环数列。 下是74LS160的介绍： 异步清零端/MR1 为低电平时，不管时钟端CP信号