数字电路-第三章习题答案.ppt

3-1 3-2 3-2 3-3 3-3 3-3 3-4 3-5 3-5 3-6 3-7 3-7 3-8 3-9 3-9 其他电路： 3-10 3-10 3-10 3-11 3-11 3-11 3-11 3-11 3-11 3-12 3-14 3-15 3-16 3-16 3-17 3-19 3-20 3-21 3-22 3-23空 3-24 3-25 试只用一片四选一数据选择器设计一判定电路。该电路输入为8421BCD码，当输入数大于1小于6时输出为1，否则为0(提示：可用无关项化简)： 解：该电路输入为8421BCD码，只出现0000---1001，余者为约束项。 根据题意画出的卡诺图。 用74LS138三—八线译码器和与非门实现下列逻辑函数。 解：先进行化简变换为最小相之和形式： 用74LS138三—八线译码器和与非门实现下列逻辑函数。 74LS138 A0 A1 A2 S1 C B A 1 Y1 Y2 Y3 Y4 半加器的设计 （1）半加器真值表 （2）输出函数 （3）逻辑图 输入 输出 被加数A 加数B 和S 进位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 （4）逻辑符号 3-18 改为用“与非”门实现 函数表达式变换形式： 用“与非”门实现半加器逻辑图如图所示： 3-18 半加器逻辑式： 全加器逻辑式： X=1时；S=A+B，即：S=A-B,CO为借位输出。 X=0时；S=A+B,CO为进位输出。 可控半加/半减器 利用两片74283实现二进制11100111的加法运算，要求画出逻辑图。 解：实际就是八位二进制数加法运算 计算X-Y可变化为：X+[Y]补码； 求补：Y各位变反加1 （参考下页例题） [题] 试用4位并行加法器74LS83设计一个加/减运算电路。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的门电路。 试用逻辑门设计一个能满足下表要求的监督码产生电路。 用两个异或门和一个非门就构成了监督码的产生电路(逻辑固略)。 附加以下题目1： 利用两片4位二进制并行加法器74LS283和必要的门电路组成 一个二---十进制加法器电路。 * 即M＝1时，对输入取反，M＝0时不取反。 分析图示电路，分别写出M=1,M=0时的逻辑函数表达式 分析图示补码电路，要求写出逻辑函数表达式，列出真值表。 试说明图示两个逻辑图的功能是否一样？ 试说明图示两个逻辑图的功能是否一样？ 试说明图示两个逻辑图的功能是否一样？ 图(s)和图(b)的表达式相同，说明两个图的功能是一样的。 试分析题示逻辑图的功能。图中G1，G0为控制端，A，B为输入端。要求写出G1，G0四种取值下F的表达式。 列出题示逻辑图的真值表。图中T331为输出低电平有效的8421码译码器。 T33l为8421码的四线一十·线译码器，由于A3＝0，便变成了三线一八线译码器。 变成与或式为: 真值表 A i B i C i S i C i +1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 为全加器 图示电路为数据传送电路。四个D3、 D2、 D1、 D0 为传送数据的数据总线． A、B、C、E为待传送的四路数据。要求列出X．Y四种取值下的传送数据。 解： 图示电路中的译码器为输出高电平有效的二线一四线译码器，非门为高电平有效的三态非门。 图示电路每一方框均为2线一4线译码器组成。其输出低电平有效。要求： 1．写出电路工作时 的逻辑函数表达式； 2．说明电路的逻辑功能。 解：5号译码器因 ，始终处于译码器状态。而1号，2号，3号，4号译码器要受5号译码器输出控制。（1）当 CD=00时， 只1号译码器译码，其他译码器不译码。当 CD=01时， 只2号译码器译码。（3）当 CD=10时， 只3号译码器译码。当 CD=11时， 只4号译码器译码。 的逻辑函数表达式为： 图示电路每一方