数字电路逻辑设计_第三章.ppt

3.4.4CMOS逻辑门电路1．CMOS与非门电路当输入A、B中至少有一个为低电平时输出为高电平，F=1当输入A、B均为高电平时，T1和T2导通，T3和T4截止，输出为低电平，F=0输出F和输入A、B的逻辑关系为该电路实现了与非门的功能。3.4CMOS电路第61页,共71页，星期六，2024年，5月2．CMOS或非门电路输入A、B均为低电平时，TN1和TN2截止，TP1和TP2导通，输出为高电平，因此F=1；输入A、B中至少有1个为高电平，TN1、TN2中至少有1个导通，TP1、TP2中至少有1个截止，输出为低电平，因此F=0。输出F和输入A、B的逻辑关系为该电路实现了或非门的功能。3.4CMOS电路第62页,共71页，星期六，2024年，5月3.CMOS三态非门工作原理：当EN=0时，TP2和TN2同时导通，为正常的非门，输出当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。逻辑符号如图示。同理，也有高电平选通的三态非门。CMOS三态门可方便地用于构成总线结构。3.4CMOS电路第63页,共71页，星期六，2024年，5月4.CMOS门电路的构成规律(1)判断是驱动管串联、负载管并联，还是驱动管并联、负载管串联。(2)判断是驱动管先串后并、负载管先并后串，还是驱动管先并后串、负载管先串后并。(3)驱动管相串为“与”运算，相并为“或”运算。先串后并为先“与”后“或”，先并后串为先“或”后“与”。驱动管组和负载管组连接点引出输出为“取反”。3.4CMOS电路第64页,共71页，星期六，2024年，5月3.4.5集成门电路使用中的实际问题1.TTL电路与CMOS电路的接口(1)用TTL电路驱动CMOS电路驱动门为TTL电路,负载门为CMOS电路,主要考虑的是电平匹配。①若CMOS门的电源为5V，在TTL电路的输出端接一个上拉电阻(例如3.3kΩ)至电源VCC(+5V)。此时，CMOS电路相当于一个同类TTL电路的负载。11TTLCMOS5VR3.4CMOS电路第65页,共71页，星期六，2024年，5月②如果CMOS电路的电源较高，TTL的输出端仍可接一上拉电阻，但需使用集电极开路门(如T1006)电路。11TTLCMOS5VRVDD③采用专用集成电路。如专用的CMOS电平移动器(例如40109)TTL与CMOS之间的电平移动3.4CMOS电路第66页,共71页，星期六，2024年，5月(2)用CMOS电路驱动TTL电路当CMOS电路驱动TTL电路时，由于CMOS驱动电流较小(特别是输出低电平时)，所以对TTL电路的驱动能力很有限。因此可以用三极管反相器作为接口电路，即用三极管电流放大器扩展电流驱动能力，其电路如图所示。CMOS电路通过三极管放大器驱动TTL电路3.4CMOS电路第67页,共71页，星期六，2024年，5月2.MOS电路使用注意事项(1)输入电路的静电防护措施：运输时最好使用金属屏蔽层作为包装材料；组装、调试时，仪器仪表、工作台面及烙铁等均应有良好接地；不使用的多余输入端不能悬空，以免拾取脉冲干扰。(2)输入端加过流保护措施：在可能出现大输入电流的场合必须加过流保护措施。如在输入端接有低电阻信号源时、在长线接到输入端时、在输入端接有大电容时等，均应在输入端接入保护电阻RP。3.4CMOS电路第68页,共71页，星期六，2024年，5月(3)防止CMOS器件产生锁定效应措施：在输入端和输出端设置钳位电路；在电源输入端加去耦电路，在VDD输入端与电源之间加限流电路，防止VDD端出现瞬态高压；在vI输入端与电源之间加限流电阻，使得即使发生了锁定效应，也能使T1、T2电源限制在一定范围内，不致于损坏器件。如果一个系统中由几个电源分别供电时，各电源开关顺序必须合理，启动时应先接通CMOS电路的电源，再接入信号源或负载电路；关闭时，应先切断信号源和负载电路，再切断CMOS电源。3.4CMOS电路第69页,共71页，星期六，2024年，5月各类数字集成电路主要性能参数的比较电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋5