文档详情

8.2.2 门电路综合实验.pdf-丁磊-人民邮电出版社

发布：2021-04-25约字共页下载文档

文本预览下载声明

第8章实验271表8-274HC02输入/输出状态输入端输出端YABLED（亮/灭）逻辑状8-374HC04输入/输出状态输入端输出端YALED（亮/灭）逻辑状态01表8-474HC08输入/输出状态输入端输出端YABL

显示全部

相似文档

1.3.4 逻辑门电路.pdf-丁磊-人民邮电出版社 第1章数字逻辑基础31有影响，所以，可根据需要选择合适的无关项，帮助逻辑函数进行化简。对带无关项的逻辑函数进行化简时，可将合并到包围圈中的无关项
2021-04-28 约字页立即下载
8.2.3 组合逻辑电路.pdf-丁磊-人民邮电出版社 第8章实验2758.2.3组合逻辑电路一、实验目的（1）了解和掌握编码器的工作原理，并测试其逻辑单元。（2）了解和掌握译码器的工作原理，并测试其逻辑功能。（3）
2021-04-27 约字页立即下载
8.2.4 时序逻辑电路.pdf-丁磊-人民邮电出版社 278数字逻辑与EDA设计96．74HC4511验证集成数码显示译码器74HC4511的逻辑功能，引脚图参见第2章图2-20，LN3461A的逻辑图可参见8.1节的网上资源。本实验需要用到段式LED显示驱动板，需将此驱动板接插至FPGA扩展
2021-04-27 约字页立即下载
8.5.2 基于Verilog HDL 的时序逻辑综合实验.pdf-丁磊-人民邮电出版社 300数字逻辑与EDA设计9（2）了解利用EDA工具中的图形化设计界面进行综合设计。（3）了解芯片烧录的流程及步骤。（4）掌握分析问题、解决问题的综合能力，通过EDA工具设计出能解决实际问题的电路。二、实验环
2021-04-28 约字页立即下载
8.3.2 时序逻辑综合实验.pdf-丁磊-人民邮电出版社 第8章实验283表8-20译码器扩展实验结果记录表74HC138使能输入74HC138数据输入74HC138译码输出E1E2E3A2A1A0Y0Y1Y2Y3数码管显示数字的位置（1～4）1XXXXXX1XXXXXX0XXX001000001
2021-04-27 约字页立即下载
2．用CMOS门电路驱动TTL门电路.pdf-朱小明杨绪业郭小娟-人民邮电出版社 172模拟电路与数字电路（第3版）9VOL≤VIL（6-14）IOH≥nIIH（6-15）IOL≥nIIL（6-16）1．用TTL门电路驱动CMOS门电路根据集成电路手册所给出的数据可知，用TTL驱动CMOS器件不满足的条件是式（6-13）
2021-04-26 约字页立即下载
8.4.3 时序逻辑电路.pdf-丁磊-人民邮电出版社 第8章实验291五、实验报告要求（1）提交针对74HC148、74HC138、74HC153、74HC85、74HC283、74HC4511的模块代码、测试平台代码、综合前仿真结果（即
2021-04-28 约字页立即下载
8.4.2 组合逻辑电路.pdf-丁磊-人民邮电出版社 288数字逻辑与EDA设计9（3）熟悉实验箱的使用和程序下载及测试的方法。（4）学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、7
2021-04-30 约字页立即下载
7.7.2 实例二：4 位数码管动态扫描显示电路的设计.pdf-丁磊-人民邮电出版社 256数字逻辑与EDA设计9#40PEN=1;#200$finish;endcntledtb(.Seg(Seg),.CP(CP),.CEP(CEP),.CET(CET),.MRN(MRN),.PEN(PEN),.Dn(Dn),.TC(TC)
2021-04-25 约字页立即下载
6.9.5 实例五：编码器扩展电路设计.pdf-丁磊-人民邮电出版社 220数字逻辑与EDA设计9dat_r=Data;Hundreds=dat_r/100;Tens=(dat_r-Hundreds*100)/10;Units=datr%10;endendmod
2021-04-26 约字页立即下载
6.9.3 实例三：有符号数的加法电路设计.pdf-丁磊-人民邮电出版社 216数字逻辑与EDA设计9图6-24综合结果6.9.3实例三：有符号数的加法电路设计1．设计说明2.3.5小节中讨论了有符号二进制数加法器的多种实现方法，在此
2021-04-25 约字页立即下载
6.9.2 实例二：有符号数的比较电路设计.pdf-丁磊-人民邮电出版社 第6章基于EDA的组合电路设计、综合及验证213always@(DataIn)beginif(DataIn[7])//判断首位是否为1，即是否负数DataOu
2021-04-27 约字页立即下载
3.3.2 时序电路的分析举例.pdf-丁磊-人民邮电出版社 98数字逻辑与EDA设计9图3-32JK触发器构造T触发器图3-33JK触发器构造D触发器3.3时序电路的分析3.3.1时序电路的分析方法对时序电路进行分析，是
2021-04-27 约字页立即下载
3.5 时序电路的设计方法.pdf-丁磊-人民邮电出版社 120数字逻辑与EDA设计93.5时序电路的设计方法1．设计步骤在组合逻辑电路中，由一组给定的输入，可得到一组确定的输出。但在时序电路中，输出除了与输入有关外，还与电路原来的状态有关，在相同的
2021-04-29 约字页立即下载
2.5 组合逻辑电路的时序分析.pdf-丁磊-人民邮电出版社 第2章组合逻辑电路772.5组合逻辑电路的时序分析1．组合逻辑电路的波形图组合逻辑电路中，在给出了输入变量随时间变化的波形后，根据函数中变量之间的逻辑关系，以及高低电平的正负逻辑关系，即可得到输出变量随时间变化的波形，这就是波形图，也称时序
2021-04-26 约字页立即下载