文档详情

8.2.4 时序逻辑电路.pdf-丁磊-人民邮电出版社

发布：2021-04-27约字共页下载文档

文本预览下载声明

278数字逻辑与EDA设计96．74HC4511验证集成数码显示译码器74HC4511的逻辑功能，引脚图参见第2章图2-20，LN3461A的逻辑图可参见8.1节的网上资源。本实验需要用到段式LED显示驱动板，需将此驱动板接插至FPGA扩展

显示全部

相似文档

8.4.3 时序逻辑电路.pdf-丁磊-人民邮电出版社第8章实验291五、实验报告要求（1）提交针对74HC148、74HC138、74HC153、74HC85、74HC283、74HC4511的模块代码、测试平台代码、综合前仿真结果（即
2021-04-28 约字页立即下载
2.5 组合逻辑电路的时序分析.pdf-丁磊-人民邮电出版社 第2章组合逻辑电路772.5组合逻辑电路的时序分析1．组合逻辑电路的波形图组合逻辑电路中，在给出了输入变量随时间变化的波形后，根据函数中变量之间的逻辑关系，以及高低电平的正负逻辑关系，即可得到输出变量随时间变化的波形，这就是波形图，也称时序
2021-04-26 约字页立即下载
8.2.3 组合逻辑电路.pdf-丁磊-人民邮电出版社 第8章实验2758.2.3组合逻辑电路一、实验目的（1）了解和掌握编码器的工作原理，并测试其逻辑单元。（2）了解和掌握译码器的工作原理，并测试其逻辑功能。（3）
2021-04-27 约字页立即下载
3.6 时序逻辑电路时序分析的基本概念.pdf-丁磊-人民邮电出版社 第3章时序逻辑电路125图3-81图3-80逻辑电路时序图例方法二：Mealy型时序电路输出端加寄存器（触发器）。在图3-77所示的逻辑电路图的输出端增加一D触
2021-04-26 约字页立即下载
8.4.2 组合逻辑电路.pdf-丁磊-人民邮电出版社 288数字逻辑与EDA设计9（3）熟悉实验箱的使用和程序下载及测试的方法。（4）学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、7
2021-04-30 约字页立即下载
2.4.2 组合逻辑电路的设计举例.pdf-丁磊-人民邮电出版社 第2章组合逻辑电路73（1）分析设计要求，将文字描述的设计要求抽象成输出变量与输入变量的逻辑关系。也就是确定哪些是输入变量，哪些是输出变量，以及它们之间的相互关系，可先列出功能表。（2）列真值表。首先定义英文字母用于表示相关的输入及输出变量
2021-04-28 约字页立即下载
8.4.3 时序逻辑电路的设计方法.pdf-朱小明杨绪业郭小娟-人民邮电出版社 220模拟电路与数字电路（第3版）9画出时序图为图8-29例8-3电路的波形图由图8-29可见，该电路的每个触发器的状态变化均发生在它们的时钟信号的有效沿来临时，且电路每来8个时钟脉冲循环一次，所以此电路的逻辑功能是异步八进制计数器或3位二
2021-04-24 约字页立即下载
7.1 时序逻辑电路的分析和设计思路.pdf-王磊曾令琴-人民邮电出版社 时序逻辑电路时序逻辑电路与组合逻辑电路不同，它在任意时刻的输出不仅和该时刻输入逻辑变量有关，还和电路原来的状态有关，因此时序逻辑电路的基本单元是具有存储功能的触
2021-05-05 约字页立即下载
第6章 时序逻辑电路.pdf-欧阳星明溪利亚-人民邮电出版社 数字电路逻辑设计（第2版）26812．参考解答：（1）图5.26（a）所示钟控D触发器的次态方程为：n1QDKQJQKQJQ+==⋅=+，由此可见该电路实现了JK触发器的功能。（2）图5.26（b）所示钟控D
2021-05-03 约字页立即下载
实验九 时序逻辑电路.pdf-高玉良-人民邮电出版社 第6章电子实验103四、实验内容1．按图6.25验证编码、译码、显示电路的逻辑功能。2．用74LS138和与非门构成一个1位全加器，用发光二极管指示输出。3．用
2021-04-25 约字页立即下载
8.5.2 基于Verilog HDL 的时序逻辑综合实验.pdf-丁磊-人民邮电出版社 300数字逻辑与EDA设计9（2）了解利用EDA工具中的图形化设计界面进行综合设计。（3）了解芯片烧录的流程及步骤。（4）掌握分析问题、解决问题的综合能力，通过EDA工具设计出能解决实际问题的电路。二、实验环
2021-04-28 约字页立即下载
8.3.2 时序逻辑综合实验.pdf-丁磊-人民邮电出版社 第8章实验283表8-20译码器扩展实验结果记录表74HC138使能输入74HC138数据输入74HC138译码输出E1E2E3A2A1A0Y0Y1Y2Y3数码管显示数字的位置（1～4）1XXXXXX1XXXXXX0XXX001000001
2021-04-27 约字页立即下载
3.3.2 时序电路的分析举例.pdf-丁磊-人民邮电出版社 98数字逻辑与EDA设计9图3-32JK触发器构造T触发器图3-33JK触发器构造D触发器3.3时序电路的分析3.3.1时序电路的分析方法对时序电路进行分析，是
2021-04-27 约字页立即下载
3.5 时序电路的设计方法.pdf-丁磊-人民邮电出版社 120数字逻辑与EDA设计93.5时序电路的设计方法1．设计步骤在组合逻辑电路中，由一组给定的输入，可得到一组确定的输出。但在时序电路中，输出除了与输入有关外，还与电路原来的状态有关，在相同的
2021-04-29 约字页立即下载
8.2.2 门电路综合实验.pdf-丁磊-人民邮电出版社 第8章实验271表8-274HC02输入/输出状态输入端输出端YABLED（亮/灭）逻辑状8-374HC04输入/输出状态输入端输出端YALED（亮/灭）逻辑状态01表8-474HC08输入/输出状态输入端输出端YABL
2021-04-25 约字页立即下载