华中科技大学数字逻辑实验报告.pdf
文本预览下载声明
华中科技大学
数字逻辑实验报告
姓名:
专业班级:
学号:
指导老师
完成时间
实验一：组合逻辑电路的设计
一、实验目的：
1．掌握组合逻辑电路的功能测试。
2．验证半加器和全加器的逻辑功能
3．学会二进制的运算规律。
二、实验所用组件：
二输入四与门 74LS08,二输入四与非门 74LS00,二输入四异或门 74LS86,六门反向器
74LS04芯片，三输入三与非门74L10，电线若干。
三、实验内容：
内容A：全加全减器。
实验要求：
一位全加/全减
显示全部