《数字系统设计与Verilog HDL》课程教学大纲.doc
《数字系统设计与VerilogHDL》课程教学大纲
课程编号课程性质：专业方向课
适合专业：电子科学与技术
先修课程：数字电子技术
开设学期：第二学期
考核方式：考查或考试
总学时数：36
学分：2
（一）课程教学目标
本课程是电类本科专业的专业基础课程。是在学生具备了《数字电子技术》基础知识之后，系统学习数字系统设计技术以及掌握现代数字系统设计思想及方法的重要教学环节。
本课程设置由理论授课和实践教学两个部分组成，其中理论授课学时为24学时，实践教学学时为18学时，主要内容是阐述现代数字系统设计方法。本课程的教学目标是引导学生逐步从传统的分立元器件设计转向片上集成电路设计；从硬件设计转向硬件软件高度渗透的设计。
（二）课程的目的与任务
本课程的任务主要是拓宽学生数字技术的知识面，提高学生在数字系统设计方面的专业技能，初步建立硬件电路思维，并掌握基础的Verilog语法。
（三）理论教学的基本要求
掌握基本的数字系统与二进制数知识，具备布尔代数运算能力，并学会简单的组合电路设计技术，在此基础上引入Verilog硬件描述语言，要求学生掌握典型组合电路与时序电路的Verilog描述方式，并具有一定的波形仿真能力。
（四）实践教学要求（包括但不限于以下内容）
实验项
目编号
实验项目名称
实验内容提要
学时分配
实验
类型
每组人数
必开/
选开
0421093201
设计仿真初步
完成3种基本逻辑门的数据流级建模及Testbench编写，查看其波形仿真结果
3
综合性
1
必开
0421093202
译码器（组合逻辑电路）
仿真译码器功能正确性，也可自行选择一种实现方式并编写代码验证之
3
设计性
1
必开
0421093203
边沿型D、JK、T触发器（时序逻辑电路初步）
实现带异步复位的下降沿触发器HDL代码，编写TestBench，完成波形仿真，验证其功能
3
设计性
1
必开
0421093204
移位寄存器
完成8位双向可控移位寄存器设计，并编写TestBench，完成波形仿真，验证其功能是否正确
3
设计性
1
必开
0421093205
10位二进制加法计数器
工作在50MHz下的10位二进制加法计数器，每计满一次给出一个进位标志，并编写TestBench，完成波形仿真，验证其功能是否正确
3
综合性
1
选开
0421093206
设计8位累加器
该累加器完成1+2+3+……10结果的计算并验证是否正确
3
设计性
1
选开
0421093207
简单卷积器的设计
对数字信号进行卷积运算，并将结果存放在RAM中
3
综合性
1
选开
为了使学生更好地掌握Verilog设计开发，全部课时的1/3是实践教学环节，共设计上述6次实验，需要覆盖组合和时序两个部分。每次实验均要求学生独立完成实验报告，实验报告中需要有完整的设计代码及实验结论。在实际上课时，可根据学生掌握程度进行适当调整，建议按照综合和设计方向进行调整。
注意：任课教师可以根据实际情况对于上述实验内容进行组合设计实验，旨在提高学生的写代码能力。
（五）教学学时分配数
章次
各章名称
总学时数
学时分配
讲课
实验
上机
课外
小计
第一章
数字系统与二进制数
4
2
2
4
第二章
布尔代数与逻辑门
6
4
2
6
第三章
门电路化简
4
2
2
4
第四章
组合逻辑
6
4
2
6
第五章
同步时序逻辑
6
4
2
6
第六章
寄存器和计数器
6
4
2
6
第七章
辅导和答疑
0-4
0-4
0-4
共计
32-36
20-24
12
32-36
（六）大纲内容
第1章 数字系统与二进制数
教学目的：从传统的模拟系统逐步过渡到数字系统的概念，并引入二进制及其它进制，为后续的专业学习打下良好的基础。
教学基本要求：了解数字系统与模拟系统的本质区别，掌握二进制、8进制、16进制、以及10进制之间的数值转换，掌握有符号与无符号数的表达方式。
教学内容：数字系统、二进制数、数制的转换、八进制和十六进制数、补码、带符号的二进制数、二进制码、二进制逻辑。
教学提示：这里的知识点与数字电子技术部分知识点有重叠，但本课程采用的是英文教材和英文PPT，要求学生从专业英文的角度理解此部分内容，对初学者有一定难度，需要放慢进度，使学生逐步适应英文学习环境。
教学重点和难点：二进制与数字系统的关系、有符号数与无符号数的区别
学法指导：课后主动上网查阅资料，阅读英文资料，逐步具备专业英文文献阅读能力。
作业：进制转换练习。
小结：本章牵涉知识面较多，且知识点比较零碎，老师需要及时引导学生初步建立数字系统的概念，并强调该章的地位，简单介绍后续的章节安排。
第2章布尔代数和逻辑门
教学目的：在第1章的学习基础上，引入数字系统中常用的布尔代数及基础逻辑门