chapter4计算机组成原理-存储器(2ROM）.ppt

3.高性能存储芯片 (1) SDRAM (同步 DRAM) 在系统时钟的控制下进行读出和写入 CPU 无须等待 (2) RDRAM 由 Rambus 开发，采用专门的DRAM和高性能芯片接口，主要解决 存储器带宽 问题 (3) 带 Cache 的 DRAM 在 DRAM 的芯片内 集成 了一个由 SRAM 组成的 Cache ，有利于 猝发式读取 4.2 4.2 例4.1 解:CPU有16根地址线、8根数据线 (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 4.2 (3) 分配地址线 A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线 (4) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K × 8位 1片 ROM 1K × 4位 2片RAM 4.2 2K ×8位 ROM 1K ×4位 RAM 1K ×4位 RAM … … … PD/Progr Y5 Y4 G1 C B A G2B G2A … … MREQ A14 A15 A13 A12 A11 A10 A9 A0 … D7 D4 D3 D0 WR … … … … 例 4.1 CPU 与存储器的连接图 4.2 … … … (1) 写出对应的二进制地址码 例4.1’ 假设同前，要求最小 4K为系统 程序区，相邻 8K为用户程序区。 (2) 确定芯片的数量及类型 (3) 分配地址线 (4) 确定片选信号 1片 4K × 8位 ROM 2片 4K × 8位 RAM A11~ A0 接 ROM 和 RAM 的地址线 4.2 4K ×8位 ROM 4K ×8位 RAM 4K ×8位 RAM … … … PD/Progr Y2 Y1 G1 C B A G2B G2A … MREQ A13 A12 A11 A10 A0 … D7 D0 WR … … … 例 4.1 ’ CPU 与存储器的连接图 4.2 … … … Vcc Y0 例4.2 假设同前，要求最小 8K为系统程序区，与其相邻16K为用户程序区，最大4K地址空间为系统程序工作区。画出存储芯片的片选逻辑并指出存储芯片的种类及片数 A15 A14 A13 A12 A11………A2A1A0 0 0 0 0 000000000000 0 0 0 1 111111111111 0000H～1FFFH 最小8K×8位 0 0 1 0 000000000000 0 0 1 1 111111111111 2000H～3FFFH 相邻16K×8位 0 1 0 0 000000000000 0 1 0 1 111111111111 4000H～5FFFH 1 1 1 1 000000000000 1 1 1 1 111111111111 F000H～FFFFH 最大4K×8位 8K ×8位 ROM 8K ×8位 RAM1 4K ×8位 RAM3 … … … PD/Progr Y7 Y2 G1 C B A G2B G2A … MREQ A15 A14 A13 A12 A11 A0 … D7 D0 WR … … … 例 4.1 CPU 与存储器的连接图 4.2 … … … +5V Y1 Y0 … … … 8K ×8位 RAM2 … … 1 例 4.3 设 CPU 有 20 根地址线，8