生医电路应用之低压降稳压器-亚东技术学院.PDF

亞 東 學 報 第 3 0 期 2010 年 12 月 頁 1 ~ 12 亞 東 技 術 學 院 生醫電路應用之低壓降穩壓器 * ** *** 王清松 李民慶 陳漢儒 摘要 時就需要有效的電源管理，其中低壓降線性穩壓器 隨著可攜式生醫設備的蓬勃發展，為了有效使 因其轉換效率的提昇，加上體積小、低雜訊的特 用分配有限的電池能量，電源管理系統是不可或缺 性，成為小功率降壓與穩壓電路的主流。 的一環。低壓降穩壓器的電路架構包括誤差放大器 本次以台積電製程TSMC 0.35um CMOS 標準 電路、疊接式電流鏡、帶差參考電壓所組成，低壓 製程技術來完成，Pre-sim 以Hspice 設計模擬，再 降線性穩壓器具有架構簡單、低雜訊、低成本的優 以 Post-sim 的結果套入模擬完成預設之電路。圖 點，對於電源管理晶片系統來說，低壓降線性穩壓 1.1 為本論文LDO 電路之方塊圖。 器是一個非常重要而且廣泛應用的單元。 Vin Vout Pass transistor 本次使用 TSMC 0.35um CMOS 標準製程技 術。在工作電壓2.3V~3.3V 下，輸出電壓為 1.8V ， Current 最大負載電流為 120mA ，模擬PSRR 效能的結果 Reference Feedback Network 為：1KHz 的電源拒斥為-48.2dB 、10KHz 的電源拒 o 斥為-32.4dB ；3.3V 下TT 溫度係數為7.72ppm/ C ， Bandgap Two Stage o Reference Error Amplifier 2.3V 下TT 溫度係數為6.42ppm/ C ，總晶片面積為 0.676×0.567mm2 。 圖1.1 完整LDO 電路之方塊圖 關鍵詞：低壓降穩壓器、誤差放大器電路、疊接式 貳、運算放大器原理架構說明[1-3] 電流鏡、帶差參考電壓、溫度係數 壹、前言 由於現今電力電子科技發展快速，各式可攜式 電子產品都朝著輕薄短小方向研發，更因IC 製程 的進步，以致於消耗功率及面積都大幅縮小，使得 電子產品可以做更小及更長的使用時間；在可攜式 生醫電子產品中，使用鋰電池或乾電池所提供電源 與IC