方便预置的倒计时数显定时器.doc

课 程 设 计 报 告 课程设计名称：方便预置的倒计时数显定时器 专业班级： 组长姓名： 组员姓名: 一 内容提要 在人们日常生活中，或大众关心的某项活动中，或电器使用过程中，常常需要一个倒计时计时器，用以醒目的显示要做的事件所剩下的时间，提醒人们做好准备。报告主要讲述了方便预置倒计时器工作原理以及其各个组成部分，记述了我们在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及对它们的调试、对调试结果的分析，到最后得到比较满意的实验结果的方方面面。 二 设计主要要求及指标 1.设置开始键。按动开始键倒计时开始，定时结束后声响提示。 2. 设置预置键。定时时间可以在范围60妙任意预置，预置后的定时可重复使用。 3. 数字式显示剩余时间。 4.定时时间到自动进入预置状态，倒计时时预置键无效。 三 设计思路 四 单元电路设计原理 1. 多谐振荡器—输出脉冲信号源 由定时器555内部结构得知，2个比较器出发输入端6和2是接在一个端点上并跟电容连接，这个端点上的电容电压变动，会同时导致两个比较器的输出电平改变，使RS触发器的输出改变。电源经和给电容充电。当上升到时，==, 输出电压为低电平，放电管T导通，电容经、放电端⑦放电，开始下降，当下降到时，==，输出电压为高电平。同时放电管T截止，放电端⑦断开，电源又经和给电容C充电，使上升。这样周而复始，电容电压形成了一个周期性充电放电的指数波形，输出电压就形成周期性的矩形脉冲。 2.预置计数（加法） U4控制十位预置，是六进制计数器： U3控制个位预置，是十进制计数器。 两个74LS90组成六十进制计数器。 3.倒计时计数（减法） 附录一：74LS192的管脚及功能用法 在进行减法计数时，控制Up端始终为高电平，同时U2 Down端接脉冲。计数器进行减法计数时，当U2数值减到000时，由BO端产生一个低电平，U1减一。如此循环，直到为零，定时时间到自动进入预置状态。 4. D触发器 可逆计数由D触发器控制，D触发器的特性方程：= D触发器的特性表如下： 0 0 0 0 1 0 1 0 1 1 1 1 D触发器Q端与74LS192 LOAD端相连。当给D触发器一个脉冲时，Q端为高电平，192开始倒计时。当倒计时结束时，D触发器清零端输入一个低电平，清零，Q端为低电平，192 LOAD端制数，所以定时时间到自动进入预置状态。 5.计数时不能预置 5. 声响提示 当倒计时结束时，555定时器OUT端将输出高电平，蜂鸣器声响提示。一段时间后，OUT端输出低电平，蜂鸣器停止声响提示（通过改变电阻的大小可以改变蜂鸣器声响的时间，电阻越大，蜂鸣器声响的时间越长）。 6. 其他芯片 完整电路 元器件清单 元件名称 规格及用途 数量 555定时器 多谐振荡器和延时电路 2 74HC74 集成D触发器 1 74LS02 或非门 1 74LS04 非门 1 74LS08 与门 2 74LS90 异步计数器 2 74LS190 十进制可逆计数器 2 七. EWB仿真以及安装调试过程中遇到的问题，解决方法 EWB仿真过程基本比较顺利，通过逐个模块的设计与仿真，将各功能模块组装到一起，最终完成整个电路功能。 安装和调试过程基本和原本的设计要求相符合，在此过程中出现的主要问题如下： 1. 接线错误 2. 电路断路 对于以上问题，主要是线路过多过密导致接线混乱和接线过程中粗心大意产生的。考虑到模拟电路可以实现所要求的功能，因此我们坚持了原先的电路图，在所接电路上进行了仔细检查，找出了接线错误，并进行了接线整理，最终实现了整个电路功能。 八. 收获、体会和改进的建议 电子课程设计的过程，不仅仅让我们动了手动了脑，更让我们体会到了理论和实践相结合的重要性，凭空的理论是站不住脚跟的，需要时间来检验。但我们又必须承认理论的重要性，理论是前提，我们必须打好基础。与此同时，我们也体会到了理论与实践的差异性很大。空想的理论没有实践的支持同样是站不住脚的。理论与实践是相辅相成，缺一不可的。 在实验设计过程中，让我们体会到以前从来没有过的动手能力，以及新颖的思维方式，让我们从中获益匪浅。这次实习给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我们所学的知识进行了检验。 结束EWB仿真进入实验室具体连线对每个人的耐心都提出了考验。连接电路不容马虎，要有耐心。首先，需要每块芯片的实用性进行检验，以免最后因为芯片的原因导致实验结果出不来。其次，由于整个电路过于复杂繁琐，我们需要一个模块一个模块的进行连接检验，调试。在每个模块都调试正确之后再组