100进制计数器实验报告.pdf

100进制计数器实验报告--第1页

南京信息工程大学

数

字

电

路

实

验

报

告

学号：20111305062

班级：11电信2班

姓名：杨天星

100进制计数器实验报告--第1页

100进制计数器实验报告--第2页

第一章

一、引言

计数器电路是一种随时钟输入CP的变化，其输出按一定的顺序

变化的时序电路，其变化的特点不同可将计数器电路按以下几种进行

分类：

按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类，

其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，一

般来讲其时钟输入端全连在一起；异步计数器即构成计数器的触发器

的时钟输入CP没有连在一起，其各触发器不在同一时刻变化。一般

来讲，同步计数器较异步计数器具有更高的速度。

按照计数的数码变化升降分为加法计数器和减法计数器，也有

一些计数器既可实现加计数又可实现减计数器，这类计数器为可逆计

数器。按照输出的编码形式可分为：二进制计数器、二—十进制计数

器、循环码计数器等。

按计数的模数（或容量）分：十进制计数器、十六进制计数、

六十进制计数器等。

二、主要设计要求

利用74LS163设计模为100的计数器

100进制计数器实验报告--第2页

100进制计数器实验报告--第3页

第二章

一、电路设计和分析

1、74LS163逻辑功能表

2、芯片特性

74LS163为二进制四位并行输出的计数器，它有并行装载输入和同步

清零输入端。

74LS00为四二输入与非门。

74LS20为四输入与非门。

3、设计思路

用两个模为10的计数器构成模为100的计数器。模为10的计数

100进制计数器实验报告--第3页

100进制计数器实验报告--第4页

器实现方法：用一个与非门，两个输入取自Q和Q，输出接清零段

AD

CLR。当第9个脉冲结束时，Q和Q都为“1”，则与非门输出为“0”，

AD

并加到CLR端，因CLR为同步清零端，此时虽已建立清零信号，但

并不执行，只有第10个时钟脉冲到来后74LS163才被清零。

4、电路仿真

第三章