华科数字电路课件实验7-用ISP器件和EDA技术设计多功能数字钟verilog.ppt

* * * V * * * * * * * * * * * * * * * * * （3）管脚的重新分配与定位 选择 MAX+PlusⅡ?Floorplan Editor选项，即可打开平面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。 芯片名称区 颜色图例 器件显示区 未赋值节点和管脚显示区 选中节点和管脚区 这是由软件自动分配的，用户可根据需要随意改变管脚分配，管脚的编辑过程如下。 * 如果出现下图所示界面,单击layout-Device view项,或者双击鼠标左键切换. * 管脚的编辑过程： 用鼠标左键按住欲分配的输入、输出端口并拖到下面芯片的相应管脚上，然后松开，即可完成一个管脚的重新分配。 * EDA Pro2K实验系统介绍 可用资源 8个数码显示（含8421译码） 可显示0～9，A～F 8个LED发光管显示 1个带驱动的小型扬声器（蜂鸣器） 8个按键 4组时钟源 * * 可用资源使用方法——引脚分配（锁定） 资源名称 引脚名称 引脚号 功能说明 CLK0 1/4/16/64/1024/4096/16384/65536/12M/24M/48M 1/2/8 CLK1 CLK2 CLK3 3 5 6 7 1024/4096/32768 12M/24M/48M D8/D7/D6/D5 81/80/79/78 红/黄/绿/绿 D4/D3/D2/D1 73/72/71/70 绿/绿/黄/红 LED 蜂鸣器 时钟 SPK 83 资源 引脚名称 引脚号 模式二 K8/K7/K6/K5 19/18/17/16 2ms脉冲 K4/K3/K2/K1 11/10/9/8 按键 模式一 模式三 琴键电平 乒乓电平 乒乓电平 琴键电平 乒乓电平 * 可用资源使用方法——引脚分配（锁定） 资源 引脚名称 引脚号 38/39/47/48 30/35/36/37 SM8_ B0/B1/B2/B3 65/66/67/68 60/61/62/64 53/54/58/59 49/50/51/52 25/27/28/29 21/22/23/24 数码管8 数码管7 数码管6 数码管5 数码管4 数码管3 数码管2 数码管1 SM7_ B0/B1/B2/B3 SM6_ B0/B1/B2/B3 SM5_ B0/B1/B2/B3 SM4_ B0/B1/B2/B3 SM3_ B0/B1/B2/B3 SM2_ B0/B1/B2/B3 SM1_ B0/B1/B2/B3 * 引脚分配 nCLR ?Key1 ?8 EN ?Key2 ?9 CP ?clk0 ?3 Q0-Q3 ?数码管1 ?21-24 * 推荐使用Assign菜单 * （4）再次编译 选择 MAX+plusⅡ\Compiler ，弹出 Compiler 窗口。 单击 Start 按钮开始编译并显示编译结果，生成*. sof下载文件。 * 管脚重新分配时须注意的事项： 芯片上有些特殊功能的管脚（如GND、Global CLK 等），进行管脚编辑时不能使用。 在器件选择时如果选择了Auto，则不允许对管脚进行再分配。 对管脚进行重新分配后，必须再编译一次，否则下载后的管脚还是自动分配的状态。 * 4. 器件的编程下载 a. 选择 MAX+PlusⅡ?Programmer 选项，如果是第一次使用，将出现如图所示的对话框。 硬件类型选择 “ByteBlaster” 并单击 OK 确认。 * b. 选择完下载文件后，单击 OK 确定，出现如图所示的编程界面。 单击 Configure 按钮进行下载编程。 * 六、层次化的设计输入方法 ⑴高层次设计是一种“自顶向下”的全新设计方法，这 种设计方法首先从系统设计入手，在顶层进行功能方框 图的划分和结构设计。 ⑵由于设计的主要仿真和调试过程是在高层次上完成的，这 既有利于早期发现结构设计上的错误，避免设计工作的浪 费，又减少了逻辑功能仿真的工作量，提高了设计的一次 成功率。 * 数字钟设计-层次结构图 * 层次化设计举例 （1）对前面设计的10进制计数器进行修改 * （2）生成模块符号的过程 输入各模块文件 原理图输入或文本输入 (2) 将设计文件设置成当前工程. 菜单File-Project-Set Project to current File (3) 对设计项目进行编译 主菜单MAX+PLUS II-Compiler,按Start按钮 (4) 对设计项目进行仿真 打开波形图编辑器,创建仿真用的通用文件, 然