第二章 CPU结构和指令集.ppt

主要内容 2.1 C6000系列CPU结构 2.2 中断 2.3 流水线 2.4 C6000系列公共指令集 2.5 C67xx浮点运算指令 2.1 C6000系列CPU结构 1. 结构框图 2. CPU 结构 程序读入及指令分配、译码机构： (1)每次取指操作都是取8条32位指令，称为一个取指包 (2) 取指、指令分配和指令译码单元都具备每周期读取 并传递8条32位指令的能力 程序执行机构 (1) 包括两个对称的数据通路，2个对称的寄存器组，2组对称的功能单元，控制寄存器组、控制逻辑、中断逻辑等 (2) 指令执行时，每条指令占用一个功能单元 芯片测试、仿真端口及其控制逻辑 C67xx CPU程序执行机构 3. CPU的数据通路 在指令执行过程中使用的物理资源统称为数据通路 C6000的数据通路包括： (1) 2个通用寄存器组(A和B)：C67x每组有16个寄存器 (2) 8个功能单元(.L1、.L2、.S1、.S2、.M1、.M2、.D1、.D2) (3) 4个数据读取通路( LD1和LD2) ：C67x每侧有2个32位数据读取总线 (4) 2个数据存储通路( ST1和ST2)：C67x每侧有1个32位数据存储总线 (5) 2个数据寻址通路(DA1和DA2) (6) 2个数据交叉通路(1X和2X) (1) 2个通用寄存器组(A和B) C67xx系列的40位/64位寄存器对 (2) 8个功能单元(.L1、.L2、.S1、.S2、.M1、.M2、.D1、.D2) 每个功能单元读有2个32位源操作数src1和src2的读入口 对40位操作数的读写，4个功能单元(.L1、.L2、.S1、.S2)分别配有额外的8位写端口和读入口。 每个功能单元有自己的32位写端口，所以在每个周期8个功能单元可以并行使用。 (3) 2个数据交叉通路(1X和2X) .D单元与交叉通路不连，只有6个单元可以访问另一侧的寄存器组。 .S1、.S2、.M1、.M2单元的源操作数src2在交叉通路和自身通路的寄存器组之间可选。 .L1、.L2单元的源操作数src1和src2在交叉通路和自身通路的寄存器组之间可选。 在一个周期内总共只能进行2个交叉通路的源操作数读入。所以，每一执行包的每一个数据通路仅有一个功能单元可以从另一侧寄存器组中获取一个操作数 (4)数据读取通路(LD1和LD2)和数据存储通路(ST1和ST2) C67xx每侧寄存器有2个32位数据读取通路(标注为LD 32MSB和LD 32LSB）可把数据从存储器读到寄存器 举例： LDW .D1T2 *A0[3], B1 加载(load)指令使用.D1单元产生地址，并使用来自.DA2的LD2数据通道读入数据到B1寄存器中；.DA2的使用在T2标志中确定。 T1和T2标志的说明 ①DA1和DA2以及它们相关的数据通道被分别指定为T1和T2。 ② T1由DA1地址通道和LD1及ST1数据通道组成； T2由DA2地址通道和LD2及ST2数据通道组成； ③ T1和T2标志出现在用于加载和存储指令的功能单元域 C62xx/C67xx/C64xx共有的控制寄存器组 控制/状态寄存器：CSR 控制/状态寄存器：CSR CPU版本 端结方式(EN)对数据读取、存放的影响 端结方式(EN或Endian)是指多字节数据内部高低有效位的存放顺序。有2种端结方式：小端终结方式(Little-endian )和大端终结方式(Big-endian ) 4.控制寄存器组 控制状态寄存器(CSR)：包含控制位和状态位 控制状态寄存器(CSR)字段描述 C67xx浮点运算控制寄存器 C67xx浮点运算控制寄存器 作用:(1)为.L、.S和.M单元的运算设置浮点舍入方式；(2)包括一些字段用来记录指令执行中遇到的问题,以便检查,包括：源操作数src1和src2是否是无效数NaN或非规格化数；结果是否上溢、下溢、不准确、无穷大或者无效；是否执行了除以零的操作；是否用了NaN源操作数作比较等。 2.2 中断(Interrupt) 1. 概述 中断就是要求CPU暂停当前的工作，转而去处理外界异步事件，处理完后，再回到原来被中断的地方继续原来的工作 服务一个中断包括①保存当前处理现场，②完成中断任务，③恢复各寄存器和现场，④然后返回继续执行被暂时中断的程序 中断源：请求CPU中断的请求源；定时器，A/D转换 中断请求连接到芯片的中断管脚，并且在这些管脚处的电平上升沿产生。若此中断被使能，则CPU开始处理这个中断。 当几个中断源同时向CPU请求中断时， CPU根据中断源的优先级别，优先响应级别最高的中断请求 2. 中断类型和中断信号 (1) 复位中断(RESET) ①RESET是低电平有效，而其他的中断则