位十六进制频率计的设计.doc
文本预览下载声明
物理与电子工程学院
课程设计
题 目： 8位十六进制频率计的设计
专 业： 应用电子技术教育
班 级： 07
姓 名： 学号：
实验地点：
指导老师：
成 绩：
( 2010.07 )
8位十六进制频率计的设计
1 引 言
现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术，即EDA技术。EDA技术是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动地完成编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。 而随着技术的进步，更多地应用到各个电子系统中已成一种趋势设计内容
根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值被锁入锁存器，计数器清零，为下一测频周期做好准备。测频控制信号可以由一个独立的发生器来发生。
2 硬件设计
2.1原理电路图主要元件说明设计频率极的关键是设计一个测频率控制信号发生器，产生测量频率的控制时序。控制时钟信号clk取为1Hz，2分频后即可查声一个脉宽为1秒的时钟test-en，一此作为计数闸门信号。当test-en为高电平时，允许计数；当test-en由高电平变为低电平（下降沿到来）时，应产生一个锁存信号，将计数值保存起来；锁存数据后，还要在下次test-en上升沿到哦来之前产生零信号clear，将计数器清零，为下次计数作准备。LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY FTCTRL IS
PORT(CLKK:IN STD_LOGIC;
CNT_EN:OUT STD_LOGIC;
RST_CNT:OUT STD_LOGIC;
Load:OUT STD_LOGIC);
END FTCTRL;
ARCHITECTURE behav OF FTCTRL IS
SIGNAL Div2CLK:STD_LOGIC;
BEGIN
PROCESS(CLKK)
BEGIN
IF CLKKEVENT AND CLKK=1THEN
Div2CLK=NOT Div2CLK;
END IF;
END PROCESS;
PROCESS(CLKK,Div2CLK)
BEGIN
IF CLKK=0 AND Div2CLK=0 THEN RST_CNT=1;
ELSE RST_CNT=0;END IF;
END PROCESS;
Load=NOT Div2CLK; CNT_EN=Div2CLK;
END behav;
仿真结果：
2.2.3 32位锁存器
当test-en下降沿到来时，将计数器的计数值锁存，这样可由外部的七段译码器 译码并在数码管显示。设置锁存器的好处是显示的数据稳定，不会由于周期性的清零信号而不断闪烁。锁存器的位数应跟计数器完全一样。LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY REG32B IS
PORT(LK:IN STD_LOGIC;
DIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0);
DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0));
END REG32B;
ARCHITECTURE behav OF REG32B IS
BEGIN
PROCESS(LK, DIN)
BEGIN
IF LKEVENT AND LK = 1 THEN DOUT = DIN;
END IF;
END PROCESS;
END behav;
仿真结果：
2.2.3 计数器
计数器以待测信号作为时钟,清零信号clear到来时,异步清零;test-en为高电平时开始计数。计数是以十进制数显示,本文设计了一个简单的10kHz以内信号的频率机计，如果需
显示全部